hDl
共 1,574 篇文章
hDl 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 1574 篇文章，持续更新中。
SDRAM控制器中引文对照
SDR SDRAM控制器提供了一个符合工业标准的SDR SDRAM的简单接口，该控制器可以使用Verilog HDL 或者VHDL语言来实现，同时针对Altera的APEX构架进行了优化
通用存储器VHDL.zip
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->通用存储器VHDL.zip
verilog HDL编写的数字钟程序
数字钟具有的一切功能均有，整点报时，闹钟，时间调整等等，软件仿真通过，硬件平台测试通过
HDL.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->HDL.rar
FPGA_VHDL快速工程实践入门与提高.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->FPGA_VHDL快速工程实践入门与提高.rar
VerilogHDL数字设计与综合
Verilog+HDL数字设计与综合（第二版）
VHDL数字系统设计与高层次综合.dat
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL数字系统设计与高层次综合.dat
4位等精度频率计 Verilog HDL
四位等精度频率计，基于Verilog HDL的设计。
Verilog HDL设计的要点.doc
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog HDL设计的要点.doc
VHDL语言及其应用 156页.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言及其应用 156页.pdf
VHDL中Loop动态条件的可综合转化.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL中Loop动态条件的可综合转化.pdf
VHDL程序实例集 167页 3.1M.PDF
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL程序实例集 167页 3.1M.PDF
数字电路的VHDL设计.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->数字电路的VHDL设计.pdf
Verilog-Semantics.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog-Semantics.pdf
UART的verilog hdl实现的源代码
用verilog hdl实现uart的功能
fft_32k.zip
verilog HDL /VHDL语言写的FFt模块。对设计有很大帮助。
VHDL 与数字电路设计.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL 与数字电路设计.rar
VHDL.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL.pdf
基于FPGA的DSP总线实时监控系统设计
·摘要： 针对目前市场上DSP处理器可视性下降的问题,设计了一种可以对DSP处理器总线进行实时监控,从而为DSP调试提供有效支持的监控系统;该系统采用远程控制的方法切换工作模式提高了监控系统的灵活性,设计了相应的安全机制进一步提高了监控系统中数据传输的可靠性;监控系统采用Verilog HDL语言实现,测试模型在FPGA上通过验证;应用结果表明,该监控系统运行稳定可靠,具有一定的实用性
HDL Chip Design
·HDL Chip Design