VIP专区-嵌入式/单片机编程源码精选合集系列（66）资源包含以下内容：1. 适用与S3C2410A和S3C2440A的SD卡驱动程序.2. 这款无线报警主机对任何发射频率为315M.3. 精密可调基准电压发生器源程序 --- 2006-3-18 16:58:.4. 汉字点阵滚动指示牌源程序 --- 2006-3-18 16:59:00.5. 近日对农历计算感兴趣.6. 串口通讯实例 高精度电压表(24bit).7. 我刚下的原码,不知道可以用吗,大家帮我看看,.8. at89s51加上ptr2000模块实现短距离无线通信.9. FPGA/CPLD集成开发环境ise的使用详解 示例代码7.10. FPGA/CPLD集成开发环境ise的使用详解 示例代码8.11. FPGA/CPLD集成开发环境ise的使用详解 示例代码9.12. FPGA/CPLD集成开发环境ise的使用详解 示例代码10.13. FPGA/CPLD集成开发环境ise的使用详解 示例代码.14. 主要介绍蓝牙鼠标的接口程序,与目前多人研究的方向一致..15. 系统控制程序代码 智能电表主控程序 1、计算电量、电费 6 2、接受键盘输入.16. zigbee开发基础知识,包括应用领域,ZIGBEE优势和初步的802.14.5协议介绍,四个文档.17. 键盘扫描程序.18. 介绍音频数字水印的制作.19. MInigui的消息框实验,针对Smartarm2200开发板.20. MInigui的对话框实验,针对Smartarm2200开发板.21. MInigui的控件实验,针对Smartarm2200开发板.22. MInigui的自定义控件实验,针对Smartarm2200开发板.23. MInigui的编辑框实验,针对Smartarm2200开发板.24. MInigui的位图实验,针对Smartarm2200开发板.25. 在用IAR开发AT91SAMSE系列中外扩sdram的源码。.26. AT91SAM7SE系列IAR编程中外扩NAND的源码。.27. 这是sd卡驱动的源代码.28. MiniGUI图形界面实验系列之桌面主题实验例程。.29. MiniGUI图形界面实验系列之位图操作例程.30. MiniGUI图形界面实验系列之对话框实验例程。.31. MiniGUI图形界面实验系列之gdi绘图实验例程。.32. MiniGUI图形界面实验系列之控件应用实验例程。.33. CC1000通信.34. Two pdf format ZigBee overviews. It is useful for known ZigBee technology..35. 基于CPLD的USB下载电缆设计.36. 这是一个MAX518的驱动程序,已调试过的,欢迎大家下载.37. 使用STK500_2 协议的bootloader.38. 如果有的压缩文件解压需要密码.39. 打开压缩文件后安装.EXE文件,在安装的目录下有MPLAB MCC18的工程文件MassStorage,即USB大容量存储器的源代码.40. 基于ST7920A控制器的128*64液晶驱动程序.
上传时间： 2013-05-19
上传用户：eeworm
VIP专区-嵌入式/单片机编程源码精选合集系列（71）资源包含以下内容：1. LPC2200的实验原代码,ADS 1.2集成开发环境练习.2. LPC2200的汇编指令实验原代码工程,周立功的2200实验板.3. 这一一个讲I2C的程序。是FPGA硬件程序。非常好的哦。.4. M3355的源代码.5. SAMSUNG 5009的源代码.6. ZORAN 962/966 SOURCE CODE,DVD chip.7. MachDevice Project: Blank Plugin.8. SDRAM Controller For Altera SOPC Builder and NIOS on DE2 kit board.9. SRAM Controller For Altera SOPC Builder and NIOS on DE2 kit board.10. RS232 Controller For Altera SOPC Builder and NIOS on DE2 kit board.11. DE2_PIO Controller For Altera SOPC Builder and NIOS on DE2 kit board.12. 在QuartusII中使用AHDL语言编写一个RS232串行数据通信接口.13. 源码PonyProg2000-2.07a.tar.gz.14. 周立功LPC2200实验板第三章UCOSii的前两个实验.15. 周立功LPC2200实验板第三章UCOSii的第三,第四个实验.16. zigbee技术中协调器应用协议.17. ARM编程 控制目标板LED灯程序 s3c2410.18. 嵌入式系统下的键盘驱动程序。可识别三种类型的键盘动作：按下.19. /// ////HVDA高差压差动输入.20. 利用带有I2C总线接口的日历时钟芯片DS1337.21. 6位共阴数码管.22. 8051模拟I2C.23. 在sopc 当中创建硬件电路.24. 一个老外写的用CPLD实现DDS的软件.25. 触摸屏实例.26. niosII的一个例子！NIOSII是ALTERA出的一个软核处理器.27. 台湾的UBec公司的zigbee RF芯片uz2400的数据文档.28. 信道程序.29. 数字示波器上的测频电路原理图.30. 最简单的C51 流水灯.31. 32位arm9微处理器S3C2440的i2c测试源代码.32. 32位arm9微处理器S3C2440的led测试源代码.33. 32位arm9微处理器S3C2440的led数码管测试源代码.34. 32位arm9微处理器S3C2440的rtc测试源代码.35. 32位arm9微处理器S3C2440的uart测试源代码.36. 加减时间计数器设计.37. 几个精确C语言延时程序.1:500ms 2:200ms. 3:10ms.4:1s..38. CPLD-EPM7128SLC84最小系统及下载线.39. EDA高手入门必看.40. 智能桑拿浴显示器程序.
上传时间： 2013-05-22
上传用户：eeworm
VIP专区-嵌入式/单片机编程源码精选合集系列（117）资源包含以下内容：1. (1)可以实时显示当前时间。 (2)可以用键盘设定多个预定打铃时间。 (3)学有余力的同学可以增加语音提示的功能.2. 关于ARM控制鼠标运行的C程序 所用IC为LPC2132等,程序包含接收和发送数据子程序.3. 来自PhysioNet的心电分析软件WFDB使用指南.4. 单片机接口技术实用子程序配套源代码 内含关于串口通信、键盘控制、液晶显示等功能的源码.5. Boot code for ADM5120 with serial console for Edimax router..6. 论文名字为：多模式自适应嵌入式实时视觉监督。在开发智能监控摄像机时这篇论文会对研究者又帮助。.7. bootloader源代码.8. 汇编的雷达程序代码.9. 这个是51的光电隔离设计。.10. nios ii在电机控制中的应用.11. CPLD控制的数据采集器原理图.12. 关于三星的s3c2410芯片的开发板的原理图.13. 本程序段为mifare one 卡读写程序的子程序 也是关键程序.14. AT89C2051的设计手册。.15. 这个是有关DS12887的资料,超级详细的..解释的很明白.16. s3c44b0 bios起动源程序.17. 一个Megaco实现源代码.18. FPGA的Nios配合时如何计算SDRAM相位的文章.19. This an exercise in using finite state machines.基于ALTERA的DE2开发 平台.20. 嵌入式微处理器系统 崔光佐 普适计算与应用实验室 北京大学现代教育技术中心 www.uclab.org.21. SST39VF160操作子程序.22. 基于51单片机的单工呼叫系统详细源代码程序.23. AT91RM9200测试程序.24. TGLCMLIMIT64A接口程序（模拟方式）.25. Version Management with CVS.26. PSoC(可编程片上系统)是Cypress半导体公司生产的包含有8位微处理器核和数字与模拟混合的信号阵列芯片.27. 你相学会CPLD,FPGA,教程,快速,么,你想使用硬件编程语言么.那就看这个吧,只要5分钟.让你入门.28. S3C2410下LCD驱动程序移植 及GUI程序编写 以一个实例来叙述S3C2410下一个驱动程序的编写（本文的初始化源码以华恒公司提供的s3c2410fb.c为基础）及简单的GUI程序的编写。.29. s3c44b0 的开发板测试的所有源代码及程序！！！汇编代码主要完成系统初始化.30. 周立功实验串口调试! 周立功实验串口调试!.31. 周立功实验SPI调试! 周立功实验SPI调试!.32. 周立功实验SSP调试! 周立功实验SSP调试!.33. 周立功实验定时器调试! 周立功实验定时器调试!.34. 周立功实验PWM调试! 周立功实验PWM调试!.35. PT0611打印机代码,可用于学习用,如果有需要可以下载.36. Cyclone1C20的Nios开发板完整原理图Protel格式.37. 寻迹小车主控程序.38. 语言嵌入式系统编程修炼之道,非常有用的嵌入式开发语言学习.39. 附件为at91sam9261dk评估板原理图,protel99se格式的.40. 51单片机ADS7846适合用在4线制触摸屏.
上传时间： 2013-06-01
上传用户：eeworm
随着当今科学技术的迅猛发展，数字图像处理技术正在各个行业得到广泛的应用，而FPGA技术的不断成熟改变了通常采用并行计算机或数字信号处理器(DSP)、专用集成电路(ASIC)等作为嵌入式处理器的惯例。可编程逻辑器件(FPGA)凭借其较低的开发成本、较高的并行处理速度、较大的灵活性及其较短的开发周期等特点，在图像处理系统中有独特的优势。 本文提出了一种基于FPGA的图像采集处理系统解决方案，并选用低成本高性能的Altera公司的CycloneIII系列FPGA EP3C40F324为核心，设计开发了图像采集处理的软硬件综合系统。文章阐述了如何在FPGA中嵌入NiosII软核处理器并完成图像采集处理系统功能的设计方案。硬件电路上，系统设计了三块电路板：FPGA核心处理板、图像采集卡、图像显示卡，其中通过I2C总线对采集卡的工作模式进行配置，在采集模块控制下，将采集到的图像数据存储到SDRAM；根据VGA显示原理及其时序关系，设计了VGA显示输出控制模块，合成了VGA工作的控制信号，又根据VGA显示器的工业标准，合成VGA接口的水平和帧同步信号。逻辑硬件上，应用SOPCBuilder工具生成了FPGA内部的逻辑硬件功能模块，定制了NiosII IP core、CMOS图像采集模块、VGA Controller及其I2C总线接口，系统各模块间通过Avalon总线连接起来。软件部分，在NiosII内核处理器上实现了彩色图像颜色空间转换、二值化、形态学腐蚀处理及其目标定位等算法。实验结果证明了本文提出的方案及算法的正确性，可行性。
上传时间： 2013-08-05
上传用户：woshiyaosi
随着微电子技术的高速发展，实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择，基于FPGA的图像处理专用系统的研究将成为信息产业的新热点。 @@ 本文详细介绍了一种基于FPGA开发板的实时图像采集与显示系统，该系统由前端视频采集单元、图像存储单元、图像显示单元三部分组成。它的主要功能有：对摄像头送来的视频数据进行采集，并采用PHILIPS公司的专用视频解码芯片SAA7113将模拟视频转化成数字视频；将采集进来的数据存储到FPGA开发板内嵌的SDRAM中；采用PHILIPS公司的专用视频编码芯片SAA7121将数字视频信号转换为模拟信号送显示器输出。 @@ 系统在Quartus II 5.0、Model Sim6.0软件平台下开发并在硬件上得到实现，达到预期效果。FPGA实现图像采集显示是一种有效，简便、经济的方法，因此该课题具有广阔的应用前景和市场价值。 @@关键词：FPGA，I2C总线，视频采集，SDRAM，视频显示
上传时间： 2013-06-06
上传用户：rhl123
3D加速引擎是3D图形加速系统的重要组成部分，以往在软件平台上对3D引擎的研究，实现了复杂的渲染模型和渲染算法，但这些复杂算法与模型在FPGA上综合实现具有一定难度，针对FPGA的3D加速引擎设计及其平台实现需要进一步研究。 本文在研究3D加速引擎结构的基础上，实现了基于FPGA的图像处理平台，使用模块化的思想，利用IP核技术分析设计实现了3D加速管道及其他模块，并进行了仿真、验证、实现。 图像处理平台选用Virtex-Ⅳ FPGA为核心器件，并搭载了Hynix HY5DU573222F-25、AT91FR40162S、XCF32P VO48及其他组件。 为满足3D加速引擎的实现与验证，设计搭建的图像处理平台还实现了DDR-SDRAM控制器模块、VGA输出模块、总线控制器模块、命令解释模块、指令寄存器模块及控制寄存器模块。 3D加速引擎设计包含3D加速渲染管道、视角变换管道、基元读取、顶点FIFO、基元FIFO、写内存等模块。针对FPGA的特性，简化、设计、实现了光照管道、纹理管道、着色管道和Alpha融合管道。 最后使用Modelsim进行了仿真测试和图像处理平台上的验证，其结果表明3D加速引擎设计的大部分功能得到实现，结果令人满意。
上传时间： 2013-07-30
上传用户：lepoke
随着现代DSP、FPGA等数字芯片的信号处理能力不断提高，基于软件无线电技术的现代通信与信息处理系统也得到了更为广泛的应用。软件无线电的基本思想是以一个通用、标准、模块化的硬件系统作为其应用平台，把尽可能多的无线及个人通信和信号处理的功能用软件来实现，从而将无线通信新系统、新产品的开发逐步转移到软件上来。另一方面，现代信号处理系统对数据的处理速度、处理精度和动态范围的要求也越来越高，需要每秒完成几千万到几百亿次运算。因此研制具备高速实时信号处理能力的通用硬件平台越来越受到业界的重视。 @@ 目前的高速实时信号处理系统一般均采用DSP+FPGA的架构，其中DSP主要负责完成系统通信和基带信号处理算法，而FPGA主要完成信号预处理等前端算法，并提供系统常用的各种外部接口逻辑。本文的主要工作就在于完成通用型高速实时信号处理系统的FPGA软件设计。 @@ 本文提出了一种基于多DSP与FPGA的通用高速实时信号处理系统的架构。综合考虑各方面因素，作者选择使用两片ADSP-TS201浮点DSP以混合耦合模型构成系统信号处理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系统所需的各种接口，包括与ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外设接口。此外，作者还选择了ADSP-BF533定点DSP加入系统当中以扩展系统音视频信号处理能力，体现系统的通用性。 @@ 基于FPGA的嵌入式系统设计正逐渐成为现代FPGA应用的一个热点。结合课题需要，作者以Xilinx公司的MicroBlze软核处理器为核心在Virtex-5片内设计了一个嵌入式系统，完成了对CF卡、DDR2 SDRAM存储器的读写控制，并利用片内集成的三态以太网MAC硬核模块，实现了系统与上位PC机之间的以太网通信链路。此外，为扩展系统功能，适应未来可能的软件升级，进一步提高系统的通用性，还将嵌入式实时操作系统μC/OS-II移植到MicroBlaze处理器上。 @@ 最后，作者介绍了基于Xilinx RocketIO GTP收发器的高速串行传输设计的关键技术和基本的设计方法，充分体现了目前高速实时信号处理系统的发展要求和趋势。 @@关键词：高速实时信号处理；FPGA；Virtex-5；嵌入式系统；MicroBlaze
上传时间： 2013-05-17
上传用户：wangchong
近年来，以FPGA为代表的数字系统现场集成技术取得了快速的发展，FPGA不但解决了信号处理系统小型化、低功耗、高可靠性等问题，而且基于大规模FPGA单片系统的片上可编程系统(SOPC)的灵活设计方式使其越来越多的取代ASIC的市场。传统的通用信号处理系统使用DSP作为处理核心，系统的可重构型不强，FPGA解决了这一问题，并且现有的FPGA中，多数已集成DSP模块，结合FPGA较强的信号并行处理特性使其与DSP信号处理能力差距很小。因此，FPGA作为处理核心的通用信号处理系统具有很强的可实施性。 @@ 基于上述要求，作者设计和完成了一个基于多FPGA的通用实时信号处理系统。该系统采用4片XC3SD1800A作为处理核心，使用DDR2 SDRAM高速存储实时数据。作者通过全面的分析，设计了核心板、底板和应用板分离系统架构。该平台能够根据实际需求进行灵活的搭配，核心板之间的数据传输采用了LVDS(低电压差分信号)技术，从而使得数据能够稳定的以非常高的速率进行传输。 @@ 本系统属于高速数字电路的设计范畴，因此必须重视信号完整性的设计与分析问题，作者根据高速电路的设计惯例和软件辅助设计的方法，在分析和论证了阻抗控制、PCB堆叠、PCB布局布线等约束的基础上，顺利地完成了PCB绘制与调试工作。 @@ 作为系统设计的重要环节，作者还在文中研究了在系统设计过程中出现的电源完整性问题，并给出了解决办法。 @@ LVDS高速数据通道接口和DDR2存储器接口设计决定本系统的使用性能，本文基于所选的FPGA芯片进行了详细的阐述和验证。并结合系统的核心板和底板，完成了应用板，视频图像采集、USB、音频、LCD和LED矩阵模块显示等接口的设计工作，对其中的部分接口进行了逻辑验证。 @@ 经过测试，该通用的信号处理平台具有实时性好、通用性强、可扩展和可重构等特点，能够满足当前一些信号处理系统对高速、实时处理的要求，可以广泛应用于实时信号处理领域。通过本平台的研究和开发工作，为进一步研究和设计通用、实时信号处理系统打下了坚实的基础。 @@关键词：通用实时信号处理；FPGA；信号完整性；DDR2；LVDS
上传时间： 2013-05-27
上传用户：qiaoyue
DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外，大量的嵌入式系统也纷纷采用DDR2内存，越来越多的SoC系统芯片中会集成有DDR2接口模块。因此，设计一款匹配DDR2的内存控制器将会具有良好的应用前景。 论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自项向下的设计方法和模块化的思想，将DDR2控制器划分为若干模块，并使用Verilog HDL语言完成DDR2控制器IP软核中初始化模块、配置模块、执行模块和数据通道模块的RTL级设计。根据在设计中遇到的问题，对DDR2控制器的整体架构进行改进与完善。在分析了Altera数字PHY的基本性能的基础上，设计DDR2控制器与数字PHY的接口模块。搭建DDR2控制器IP软核的仿真验证平台，针对设计的具体功能进行仿真验证，并实现在Altera Stratix II GX90开发板上对DDR2存储芯片基本读/写操作控制的FPGA功能演示。 论文设计的DDR2控制器的主要特点是： 1.支持数字PHY电路，不需要实际的硬件电路就完成DDR2控制器与DDR2存储芯片之间的物理层接口，节约了设计成本，缩小了硬件电路的体积。 2.将配置口从初始化模块中分离出来，简化了具体操作。 3.支持多个DDR2存储芯片，使得DDR2控制器的应用范围更为广阔。 4.支持DDR2的三项新技术，充分发挥DDR2内存的特性。 5.自动DDR2刷新控制，方便用户对DDR2内存的控制。
上传时间： 2013-06-10
上传用户：ynzfm
随着数码技术的不断发展，数字图像处理的应用领域不断扩大，其实时处理技术成为研究的热点。VLSI技术的迅猛发展为数字图像实时处理技术提供了硬件基础。其中FPGA(现场可编程门阵列)的特点使其非常适用于进行一些基于像素级的图像处理。 传统的图像显示系统必须连接到PC才能观察图像视频，存在着高速实时性、稳定性问题。本设计脱离高清晰工业相机必须与PC连接才可以观看到高清晰图像的束缚，实现系统的小型化。针对130万像素彩色1/2英寸镁光CMOS图像传感器，提出用硬件实现Bayer格式到RGB格式转换的设计方案，完成由黑白图像到高清彩色图像的转换，用SDRAM作缓存，输出标准VGA信号，可直接连接VGA显示器、投影仪等设备进行实时的视频图像观看，与模拟相机740X576分辨率(480线)图像相比，设计图像画质相当于1280X1024分辨率(750线)，最高帧率25fps，整个结构应用FPGA作为主控制器，用少量的缓存代替传统的大容量存储，加快了运算速率，减小了电路规模，满足图像实时处理的要求，使展现出来的视频图像得到质的飞跃。可以广泛应用于工业控制和远程监控等领域。 论文研究的重点是采用altera公司EP2C芯片前端驱动CMOS图像传感器，实时采集Bayer图像象素，分析研究CFA图像插值算法，实现了基于FPGA的实时线性插值算法，能够对输入是每像素8bit、分辨率为1280×1204的Bayer模式图像数据进行实时重构，输出彩色RGB图像。由端口FIFO作为数据缓冲，存储一帧图像到高速SDRAM，构建VGA显示控制器，实现对输入是每像素24bit(RGB101010)、分辨率为640×480、帧频25HZ彩色图像进行实时显示。 整个模块结构包括电源模块单元等、CMOS成像单元、FPGA数据处理单元、SDRAM控制单元、VGA显示接口单元。 最后，对系统进行了调试。经实验验证，系统达到了实时性，能正确和可靠的工作。整个设计模块能够满足高帧率和高清晰的实时图像处理，占用系统资源很少，用较少的时间完成了图像数据的转换，提高了效率。
上传时间： 2013-06-08
上传用户：zhengjian
