fpga+logic全部资料 - 虫虫开发者社区

2016-10-31 34 fpga+logic

异步FIFO是一种先进先出的电路，使用在需要产时数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。...

2013-07-30 157 fpga+logic

FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用

2013-08-22 104 fpga+logic

介绍FPGA 设计时序收敛方面知识的PPT

2024-05-19 6 fpga+logic

异步FIFO是一种先进先出的电路，使用在需要产时数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。...

2024-06-13 3 fpga+logic

FPGA板，含AD/DA,LCD等模块。（原理图）

2015-12-09 199 fpga+logic

FPGA verilog，比较好的verilog源码，现提供给大家，供参考

2016-02-19 143 fpga+logic

2013-12-14 31 fpga+logic

dvb_fpga  DVB发端FPGA相关参考代码

2020-04-11 fpga+logic

音频传输FPGA代码。。。。。。。。。咋这个规则这么多麻烦

2016-05-15 1 fpga+logic

fpga+logic