搜索结果
找到约 39 项符合
fo 的查询结果
按分类筛选
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
微处理器开发 LPC23xx24xx-Example-Software-Package-fo-keil 包括所有的基本例程
LPC23xx24xx-Example-Software-Package-fo-keil
包括所有的基本例程，非常使用，适合刚上手的同学
书籍源码 c++模板源码中的第一章节fo
c++模板源码中的第一章节fo，方便你学习时参考，应该会对你有所帮助
其他行业 charger fo nimh bat 3.6v
charger fo nimh bat 3.6v
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定
PLL是数字锁相环设计源程序,
其中, Fi是输入频率(接收数据),
Fo(Q5)是本地输出频率.
目的是从输入数据中提取时钟信号(Q5),
其频率与数据速率一致,
时钟上升沿锁定在数据的上升和下降沿上；
顶层文件是PLL.GDF
系统设计方案 opnet software fo simulation network
opnet software fo simulation network
系统设计方案 opnet software fo simulation network
opnet software fo simulation network
单片机编程 ADC Oversampling Techniques fo
Luminary Micro provides an analog-to-digital converter (ADC) module on some members of theStellaris microcontroller family. The hardware resolution of the ADC is 10 bits; however, due to noiseand other accuracy-diminishing factors, the true accuracy is less than 10 bits. This application noteprovide ...
单片机编程 基于变频调速的水平连铸机拉坯辊速度控制系统
基于变频调速的水平连铸机拉坯辊速度控制系统Frequency Inverter Based Drawing RollerS peedC ontrolSy stem ofHorizontal Continuous Casting MachineA 伟刘冲旅巴(南 华 大 学电气工程学院，衡阳421001)摘要拉坯辊速度控制是水平连铸工艺的关键技术之一，采用变频器实现水平连铸机拉坯辊速度程序控制，由信号发生装置给 ...
Java编程 The JDOM build system is based on Jakarta Ant, which is a Java building tool originally developed fo
The JDOM build system is based on Jakarta Ant, which is a Java building tool originally developed for the Jakarta Tomcat project but now used in many other Apache projects and extended by many developers.