ferrite+core

FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库 第二章 调用Xilinx CORE-Generato

FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库 第二章 调用Xilinx CORE-Generator 第三章 使用Synplify.Pr...

为基于ARM核心的ST微控制器提供的量产编程方案 (Production programming solutions for ST ARM™ core-bas

用VHDL硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。

用VHDL硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。

用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.

用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.

经本人优化后的计算 MD5 的类 CMD5 类及动态库源程序,单线程在 Core 6320 CPU,DDR2 667内存 时,忽略读取硬盘速度,每秒可计算150MB以上的数据,可直接做为计算MD5的工

经本人优化后的计算 MD5 的类 CMD5 类及动态库源程序,单线程在 Core 6320 CPU,DDR2 667内存 时,忽略读取硬盘速度,每秒可计算150MB以上的数据,可直接做为计算MD5的工具,也可将其嵌入其它程序作为程序的一部分...