软件说明: 使用方法:(同BMP2PCB,只能导入黑白BMP文件.)关于比例:方法1) 对于经过图像处理软件处理过的BMP文件,由于比例已改变,可以先在PROTEL99SE的PCB里 按PCB实物大小画好KEEP层的外框,以便确定板大小, Place Graphics Options选项中,Placement Mode设置为Placement Rectang; 导入BMP时,图片的起点定位KEEP外框的左下角,终点定位在KEEP外框的右上角即可.方法2) 对于1:1扫描BMP文件,设置选项里,Place Graphics Options选项中, Placement Mode设置为Cursor;Scale设置为3.35;怎样在中文汉化版里编辑菜单：1. 打开PROTEL99SE，在PCB环境里，点左上角下键头，选择第二项；2. 点菜单右上角的MENU按钮，选EDIT;3. 点击菜单右上角的MENU按钮，选Expand ALL;4. 在菜单中找到选择向导 这一项，在其下面点击右键，选ADD(添加)；5. 在下面TEXT栏目里修改名成为：Klipper (Y for pop up){Y};6. 在Klipper下面点击右键，选ADD(添加);7. 在下面TEXT栏目里修改成为&Copy to Windows Clipboard,并在PROCES栏目后面 点BROWSE指向Klipper99se:copyToWindowsclipboaed, PARAM栏目里点后面的INFO指向$description=copy to zhe windows clipboard;8. 重复6，7步骤：依次建立下： 键名称(TEXT)： Klipper 以下为子菜单： &Copy to Windows Clipboard ; BROWSE : Klipper99se:copyToWindows clipboaed, PARAM: $description=copy to zhe windows (复制到WINDOWS剪贴板) &Paste From Windows Clipboard; PROCES: Klipper99se:PasteFromWindowsClipoard; PARAM: $description=Paste From the Windows Clipoard; (WINDOWS剪贴板粘帖) Place &Graphic; PROCES: Klipper99se:PlaceGraphic; PARAM: $description=Place Graphic using Klipper; (放置BMP图片) &Klipper Preferences PROCES: Klipper99se:KlipperPreferences; PARAM: $description=Klipper Sst up; (设置参数)
标签： protel99SE
上传时间： 2022-07-12
上传用户：20125101110
PCB工艺设计系列之华硕内部的PCB设计规范1. 问题描述(PROBLEM description)为确保产品之制造性, R&D在设计阶段必须遵循Layout相关规范, 以利制造单位能顺利生产, 确保产品良率, 降低因设计而重工之浪费. “PCB Layout Rule” Rev1.60 (发文字号： MT-8-2-0029)发文后, 尚有订定不足之处, 经补充修正成“PCB Layout Rule” Rev1.70. PCB Layout Rule Rev1.70, 规范内容如附件所示, 其中分为:(1) ”PCB LAYOUT 基本规范”:为R&D Layout时必须遵守的事项, 否则SMT,DIP,裁板时无法生产.(2) “锡偷LAYOUT RULE建议规范”: 加适合的锡偷可降低短路及锡球.(3) “PCB LAYOUT 建议规范”:为制造单位为提高量产良率,建议R&D在design阶段即加入PCB Layout.(4) ”零件选用建议规范”: Connector零件在未来应用逐渐广泛, 又是SMT生产时是偏移及置件不良的主因,故制造希望R&D及采购在购买异形零件时能顾虑制造的需求, 提高自动置件的比例.(5) “零件包装建议规范”:,零件taping包装时, taping的公差尺寸规范,以降低抛料率.
标签： pcb工艺
上传时间： 2022-07-22
上传用户：fliang
Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
上传时间： 2013-07-27
上传用户：eeworm
Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
上传时间： 2013-07-03
上传用户：eeworm
Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
上传时间： 2013-08-01
上传用户：eeworm
Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
上传时间： 2013-04-15
上传用户：eeworm
Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
标签： 数字通信
上传时间： 2013-04-15
上传用户：eeworm
Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
上传时间： 2013-08-01
上传用户：eeworm
