ddr
共 431 篇文章
ddr 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 431 篇文章，持续更新中。
处理器cache扩展数据集在FPGA的实现
当今的芯片制造技术，65nm的工艺已经广泛应用于CPU的设计制造中，随着Intel公司45nm工艺的发布，芯片制造又进入了一个新的时代。并且CPU由单核处理器逐渐演变成今天的双核，甚至四核。 虽然工艺达到了45nm，虽然CPU可以在一片芯片上完成以前四个处理器的并行功能，但在提高工艺与增加处理单元的同时，CPU的速度已经基本达到瓶颈。对于一片CPU，不可能无限提高布线的工艺，不可能无限增加CPU的
DDR内存接口的设计与实现
针对当今电子系统对高速大容量内存的需要，本文阐述了使用DDR 控制器IP 核来设计实现DDR内存接口的方法。该方法能使设计尽可能简单，让设计者更专注于关键逻辑设计，以便达到更高的性能。该设计经过仿真显
一种低成本的DDR记忆体电源使用NCP1571同步降压转换器和LM358的线性稳压器
This application note describes a low cost power supply circuit for a DDR (Double Data Rate) memory
机载双基地SAR成像算法的FPGA设计与实现
双基地合成孔径雷达(简称双基地SAR或Bistatic SAR)是一种新的成像雷达，也是当今SAR技术的一个发展方向，在军用及民用领域都具有良好的应用前景，近年来成为研究的热点。本文则侧重于研究双基地SAR的距离一多普勒(R-D)成像算法的实现。 在双基地SAR系统及成像算法的研究方面，推导了双基地SAR的系统分辨特性及雷达方程，分析了主要系统参数之间的约束关系。针对正侧视机载双基地SAR系统，本
ddr布线
DDR的原理和时序分析，方便布PCB时设置约束
DDR2仿真分析
文章描述了DM6467与DDR2通信时，PCB布线的分析以及信号完整性仿真
嵌入式全长CPU卡
FSC-1711VN 全球率先采用Intel 最新845DDR 系统芯片组设计的全长工业级CPU 板，支持<BR>400MHz 系统总线，Socket478 英特尔(r) 奔腾(tm)4 处理器，配备
DDR2
DDR测试系列之一―力科DDR2测试解决方案
Implementing Double Data Rate I/O Signaling in Cyclone Devices
<P>Implementing Double Data Rate I/O Signaling in Cyclone Devices</P>
<P>Double data rate (DDR) tra
DDR2控制器
一个DDR2 SDRAM的控制器，很有搞头！~
TI达芬奇DM644X各硬件模块测试代码
TI达芬奇DM644X各硬件模块测试代码，包括nor flash、nand flsh、ddr2 ram、video loop back等。
高速并行信号处理板数据接口与控制的FPGA设计.rar
随着信息社会的发展，人们要处理的各种信息总量变得越来越大，尤其在处理大数据量与实时处理数据方面，对处理设备的要求是非常高的。为满足这些要求，实时快速的各种CPU、处理板应运而生。这类CPU与板卡处理数据速度快，效率高，并且不断的完善与发展。此类板卡要求与外部设备通讯，同时也要进行内部的数据交换，于是板卡的接口设备调试与内部数据交换也成为必须要完成的工作。本文所作的工作正是基于一种高速通用信号处理板
机载双基地SAR成像算法的FPGA设计与实现.rar
双基地合成孔径雷达(简称双基地SAR或Bistatic SAR)是一种新的成像雷达，也是当今SAR技术的一个发展方向，在军用及民用领域都具有良好的应用前景，近年来成为研究的热点。本文则侧重于研究双基地SAR的距离一多普勒(R-D)成像算法的实现。 在双基地SAR系统及成像算法的研究方面，推导了双基地SAR的系统分辨特性及雷达方程，分析了主要系统参数之间的约束关系。针对正侧视机载双基地SAR系统，本
基于凤芯的DDR设计与FPGA验证.rar
根据我国制定的数字电视广播时间表，2015年停止模拟电视播出，实现数字广播电视有线、卫星和无线的全国覆盖。未来10年我国需要3-5亿颗解码芯片，数字视频面临巨大的市场，解码标准之争已经演化成了芯片之争。Lifview(凤芯)系列产品拥有完全自主的知识产权，是支持国家自主标准AVS及主流国际标准，支持标清高清实时解码，灵活通用可配置的数字视音频编解码SoC芯片系列。凤芯Ⅲ主频要求200Mhz，片外存
基于FPGA的嵌入式导航雷达显示系统.rar
雷达即无线电探测和测距。雷达装在船上用于航行避让、船舶定位和引航的称为船用导航雷达。船用导航雷达是测定本船位置和预防冲撞事故所不可缺少的系统。它能够准确捕获其它船只、陆地、航线标志等物标信息，并将其显示在显示屏上。 本文围绕船用导航雷达展开了研究，研究内容分为以下几个部分： 首先介绍了雷达的概念、基本原理和主要应用，而且详细叙述了船用导航雷达的发展和工作原理及特性。 然后根据雷达的基本原理和船用导
基于Spartan3FPGA的DDR2SDRAM存储器接口设计.rar
内部存储器负责计算机系统内部数据的中转、存储与读取，作为计算机系统中必不可少的三大件之一，它对计算机系统性能至关重要。内存可以说是CPU处理数据的“大仓库”，所有经过CPU处理的指令和数据都要经过内存传递到电脑其他配件上，因此内存性能的好坏，直接影响到系统的稳定性和运行性能。在当今的电子系统设计中，内存被使用得越来越多，并且对内存的要求越来越高。既要求内存读写速度尽可能的快、容量尽可能的大，同时由
处理器cache扩展数据集在FPGA的实现.rar
当今的芯片制造技术，65nm的工艺已经广泛应用于CPU的设计制造中，随着Intel公司45nm工艺的发布，芯片制造又进入了一个新的时代。并且CPU由单核处理器逐渐演变成今天的双核，甚至四核。 虽然工艺达到了45nm，虽然CPU可以在一片芯片上完成以前四个处理器的并行功能，但在提高工艺与增加处理单元的同时，CPU的速度已经基本达到瓶颈。对于一片CPU，不可能无限提高布线的工艺，不可能无限增加CPU的
基于FPGA的以太网流量发生器的设计与实现.rar
为了对慕尼黑工业大学集成系统教席所开发的网络处理器原型平台进行测试，需要采用一个以太网数据包发生器来产生测试激励。由于现有的软件发生器只能提供大约10Mbps-100Mbps的速率，而被测试的网络处理器可以处理1Gbps的数据，故需要开发一个基于硬件的发生器。 本设计采用一种得到业界广泛使用的以太网数据包捕获文件格式-pcap格式。数据包发生器所要生成的数据包将来源于对pcap文件的提取。 除了硬
基于FPGA的全方位视觉图像畸变校正.rar
全方位视觉能够在一幅图像中观测到半球域的信息，因此其应用也越来越广泛，鱼眼镜头是建立全方位视觉系统的最有效的方法之一，它使用单一镜头就能够捕获半球图像，使用两个鱼眼镜头则能够一次获取整个空间的完整图像，但是鱼眼镜头图像虽然观测视野很大，但也带来了较大的图像畸变，给应用造成了很大的问题。虽然这种畸变可以用很多方法来进行校正，但大多方法都只限于理论或在PC机上实现，但由于其体积，功耗和处理速度等原因，
基于FPGA实现的带有减小DRAM写延迟的Cache的DDR2控制器的设计.rar
随着Internet技术和应用的飞速发展，网络性能的需求不断增加，一方面，网络应用对安全网关设备的性能要求越来越高，另一方面，安全网关类产品应用越来越广泛，从典型的防火墙扩展到UTM、IPS等等。这些应用即有强大丰富的报文分析和流量分析功能，也需要对经过本设备的流量进行高效的转发处理，从安全网关类产品的共性来看，他们虽然应用场景各异，但都需要有强大的CPU处理能力来同时保证分析工作和转发工作，而C