📦 基于FPGA的以太网流量发生器的设计与实现.rar - 免费下载

为了对慕尼黑工业大学集成系统教席所开发的网络处理器原型平台进行测试，需要采用一个以太网数据包发生器来产生测试激励。由于现有的软件发生器只能提供大约10Mbps-100Mbps的速率，而被测试的网络处理器可以处理1Gbps的数据，故需要开发一个基于硬件的发生器。 本设计采用一种得到业界广泛使用的以太网数据包捕获文件格式-pcap格式。数据包发生器所要生成的数据包将来源于对pcap文件的提取。 除了硬件，本设计还需要一个软件来与之协同工作。软件的功能在于对数据包进行分析与处理，将数据转换成适合硬件的格式，然后再把它们通过PCI接口发送到FPGA开发板上的DDR SDRAM中。 完成之后，数据包就会基于存在内存中的内容并保持原有的时间间隔生成出来。此外，在这之前，集成系统教席已经开发了一个能通过输入一定的参数来生成数据包的发生器。为了更好地对网络处理器进行测试，此种以太网数据包发生器也将集成到本设计中。 本设计的硬件平台采用的是Avnet Xilinx Virtex II pro FPGA开发板，所有硬件功能的实现是通过VHDL语言来完成。而软件部分则采用C语言来开发。经过验证，所开发的以太网数据包发生器的功能符合设计要求，运行稳定，可以支持发生多速率的以太网数据包，其最高速率可达1Gbps。

点击标签查看更多相关资源：