FPGA设计初学者，首先得掌握软件工具Quartus的使用学习
标签： QUARTUS_II FPGA 流程 傻瓜式
上传时间： 2014-11-13
上传用户：dddddd
Altera可重配置PLL使用手册0414-3。
上传时间： 2013-11-08
上传用户：秦莞尔w
ISE新建工程及使用IP核步骤详解
上传时间： 2013-11-18
上传用户：peterli123456
Synplify工具使用指南
上传时间： 2014-12-28
上传用户：zhuyibin
ISE_IP核创建教程及DDR3_ip核使用注意事项
上传时间： 2013-11-11
上传用户：lmeeworm
modelsim使用的简单的方法
标签： modelsim
上传时间： 2014-01-10
上传用户：龙飞艇
MATLAB及其在FPGA中的应用（第2版）本书紧密结合作者在MATIAB和FPGA应用领域中的实际经验，讲述了MATIAB的基本使用方法及其在FPGA设计中的应用。书中略去对MATIAB和FPGA的一般性介绍，以大量设计实例为切入点，将MATIAB强大的数值计算和算法仿真功能与当今电子设计领域快速发展的FPGA设计技术相结合，重点讲述了FPGA设计中的MATLAB联合仿真问题，最后以三个大型设计实例结束全书的讨论。 目录
上传时间： 2013-11-15
上传用户：雨出惊人love
Quartus软件的一般使用流程。
上传时间： 2013-11-23
上传用户：1966640071
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2014-01-01
上传用户：maqianfeng
在视频监控系统中使用FPGA进行视频处理:视频监控系统是火车站，机场，银行，娱乐场所，购物中心乃至家庭保安的重要组件。 您可以使用xilinx视频IP模块组实现DVR。
上传时间： 2014-01-15
上传用户：shus521
