随着信息技术的发展和数字化产品的普及以及Intemet广泛深入的应用，从消费电器到工业设备，从民用产品到军用器材，嵌入式系统己被广泛的应用到网络、手持通信设备、消费电子和自动化控制等各个领域。嵌入式系统的广泛应用和发展潜力使其成为21世纪的应用热点之一。为了学习、研究和使用嵌入式技术，国内许多高校都在开展或计划开展嵌入式系统教学。因此，研制基于ARM的嵌入式系统教学实验系统已迫在眉睫。 本文在分析了各种嵌入式教学实验系统功能的基础上，提出并研究设计了一款基于ARM的嵌入式系统教学实验系统。本文概括地阐述了嵌入式系统的概念、设计流程、发展趋势，分析了嵌入式系统教学开展的必要性。根据实验系统的需求分析、功能规划和教学内容安排，设计了一个基于ARM的嵌入式系统教学实验系统的硬件平台，详细论述了硬件平台的设计及实现过程，同时给出了电路原理图。研究了嵌入式操作系统的启动和移植，包括嵌入式操作系统的选型、系统引导程序Bootloader的设计与实现、嵌入式操作系统uCLinux内核的移植。以嵌入式网络为应用背景，分析了嵌入式Boa服务器的程序结构，修改并实现了嵌入式Boa服务器。在Boa服务器的基础上，设计并实现了远程控制嵌入式系统I/O端口的应用程序，实现了通过浏览器控制A/D转换器进行模拟信号采集并获得采样数据的功能。 实验结果表明，所设计的基于ARM的嵌入式系统教学实验系统达到了预期的设计目标，能够满足嵌入式系统教学实验的要求。
上传时间： 2013-05-23
上传用户：shenglei_353
心血管疾病是威胁人类健康的主要疾病之一，而心电图检测是诊断心脏病变的有效手段。心电数据的高效采集和实时传输成为心电检测的基础，因此，设计一种性能可靠、价格低廉、体积较小的心电采集与远程传输系统将对心血管疾病的检测和预防具有重要意义。 本文在对心电信号采集技术和以太网传输技术进行深入研究的基础上，设计实现了一款基于ARM的心电信号采集与以太网传输系统。该系统前端是利用AD620、LM324、ADOP07等器件设计的信号调理电路，该电路实现了心电信号的高质量提取；系统的关键电路是以32位ARM7TDMI-S微控制器LPC2210为核心，并结合以太网控制芯片RTL8019AS、Flash SST39VF160和SRAM IS61LV25616AL设计的A/D转换模块和以太网接口模块，它构建了数据采集和传输的硬件基础；此外，论文还完成了μC/OS-II操作系统在LPC2210上的移植，并实现了系统TCP/IP协议栈；最后，采用了多任务化方式设计了系统应用程序。 通过远端上位机应用软件测试表明，本系统实现了心电信号的采集与传输，达到了远程监控心电信号的目的，且运行稳定可靠。
上传时间： 2013-06-15
上传用户：y562413679
I/O并行口直接驱动LED显示1. 实验任务 如图13所示，利用AT89S51单片机的P0端口的P0.0－P0.7连接到一个共阴数码管的a－h的笔段上，数码管的公共端接地。在数码
上传时间： 2013-06-15
上传用户：kytqcool
偏振模色散(PMD)是限制光通信系统向高速率和大容量扩展的主要障碍，尤其是160Gb/s光传输系统中，由PMD引起的脉冲畸变现象更加严重。为了克服PMD带来的危害，国内外已经开始了对PMD补偿的研究。但是目前的补偿系统复杂、成本高且补偿效果不理想，因此采用前向纠错(FEC)和偏振扰偏器配合抑制PMD的方法，可以实现低成本的PMD补偿。 在实验中将扰偏器连入光时分复用系统，通过观察其工作前后的脉冲波形，发现扰偏器的应用改善了系统的性能。随着系统速率的提高，对扰偏器速率的要求也随之提高，目前市场上扰偏器的速率无法满足160Gb/s光传输系统要求。通过对偏振扰偏器原理的分析，决定采用高速控制电路驱动偏振控制器的方法来实现高速扰偏器的设计。扰偏器采用铌酸锂偏振控制器，其响应时间小于100ns，是目前偏振控制器能够达到的最高速率，但是将其用于160Gb/s高速光通信系统扰偏时，这个速率仍然偏低，因此，提出采用多段铌酸锂晶体并行扰偏的方法，弥补铌酸锂偏振控制器速率低的问题。通过对几种处理器的分析和比较，选择DSP+FPGA作为控制端，DSP芯片用于产生随机数据，FPGA芯片具有丰富的I/O引脚，工作频率高，可以实现大量数据的快速并行输出。这样的方案可以充分发挥DSP和FPGA各自的优势。另外对数模转换芯片也要求响应速度快，本论文以FPGA为核心，完成了FPGA与其它芯片的接口电路设计。在QuartusⅡ集成环境中进行FPGA的开发，使用VHDL语言和原理图输入法进行电路设计。 本文设计的偏振扰偏器在高速控制电路的驱动下，可以实现大量的数据处理，采用多段铌酸锂晶体并行工作的方法，可以提高偏振扰偏器的速率。利用本方案制作的扰偏器具有高扰偏速率，适合应用于160Gb/s光通信系统中进行PMD补偿。
上传时间： 2013-04-24
上传用户：suxuan110425
双基地合成孔径雷达(简称双基地SAR或Bistatic SAR)是一种新的成像雷达，也是当今SAR技术的一个发展方向，在军用及民用领域都具有良好的应用前景，近年来成为研究的热点。本文则侧重于研究双基地SAR的距离一多普勒(R-D)成像算法的实现。 在双基地SAR系统及成像算法的研究方面，推导了双基地SAR的系统分辨特性及雷达方程，分析了主要系统参数之间的约束关系。针对正侧视机载双基地SAR系统，本文对距离一多普勒算法进行了推广。最后得到点目标的仿真结果。 在成像算法的FPGA实现上，在System Generator环境下对算法进行定点仿真。完成距离一多普勒成像算法的硬件实现，其中包括了FFT快速傅立叶变换、硬件乘法器、：Rocket I/O接口设计、DCM数字时钟管理等主要部分。针对硬件实现的特点，对算法的部分运算进行了简化。 为了对算法实现进行验证，设计开发了该算法的硬件测试平台。主要基于ML310评估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的设计，主要包括了Aurora协议接口、RS-232串行接口、DDR RAM接口以及其它如中断、时钟等部分。
上传时间： 2013-07-26
上传用户：是王洪文
随着安全通信数据速率的提高,关键数据加密算法的软件实施成为重要的系统瓶颈.基于FPGA的高度优化的可编程的硬件安全性解决方案提供了并行处理能力,并且可以达到所要求的加密处理性能(每秒的SSL或RSA运算次数)基准.网络的迅速发展,对安全性的需要变得越来越重要.然而,尽管网络技术进步很快,安全性问题仍然相对落后.由于FPGA所提供的设计优势,特别是新的高速版本,网络系统设计人员可以在这些网络设备中经济地实现安全性支持.FPGA是实现设计灵活性和功能升级的关键,对于容错、IPSec协议和系统接口问题而言这两点非常重要.而且,FPGA还为网络系统设计人员提供了适应不同安全处理功能以及随着安全技术的发展方便地增加对新技术支持的能力.标准加密/解决以及认证算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被广泛用于全球网络安全系统中.本文介绍了基于PCI总线的加密卡的研制,硬件板卡的结构,着重论述了加密卡上加密模块的实现,即用FPGA实现3DES及IDEA、MD5算法的过程,加密卡的工作原理,加密卡中多种密码算法的配置原理,最后对3DES算法及IDEA、MD5算法的实现进行仿真,并绘制了板卡的原理图,对PCI接口原理进行了阐述.在论文中,首先阐述了数据加密原理.介绍了数据加密的算法和数据加密的技术发展趋势,并重点说明了3DES的算法.由于加密卡的生存空间在于其高速的加密性能与便捷的使用方式,所以,我们的加密卡采用的是基于PCI插槽的结构,遵从的是PCI2.2规范,理解并掌握PCI总线的规范是了解整个系统的重要一环,本文讲述了PCI总线的特点和性能,以及总线的信号.由于遵从高速性的要求,我们在硬件选型的时候,选用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能强,速度也非常快,但目前价格仍然太高,不适合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能适中,价格低廉,产品成熟等特点,是较好的选择.FPGA选用的XILINX公司的XC2V3000,在随后的文章中,我们将会对这些器件特性做相应说明.并由此得出电路原理图的绘制.文章的重点之一在于3DES算法及IDEA、MD5算法的FPGA实现,以Xilinx公司VIRTEXII结构的VXC2V3000为例,阐述用FPGA高速实现3DES算法及IDEA、MD5算法的设计要点及关键部分的设计.
上传时间： 2013-04-24
上传用户：qazwsc
介绍了Infineon(英飞凌)公司DAVE2．O软件的使用方法和一些需注意的要点，并按照流程编写了一个“Infineon XC164CM”的闪灯测试程序
上传时间： 2013-07-13
上传用户：牛布牛
Integrating A/D converters have two characteristics incommon. First, as the name implies, their
上传时间： 2013-04-24
上传用户：matlab
随着现代计算机技术、微电子技术的进一步结合和发展，可编程逻辑技术已成为当前电子设计领域中最具活力和发展前途的技术。通过采用FPGA/EDA技术，对通信卡的PCI接口、E1接口、外部逻辑电路进行集成，并利用目前通用计算机强大的数字信息处理能力，可大大简化CTI硬件的设计，降低制造成本，提高系统可靠性。 据此，本论文提出了基于FPGA/EDA技术的PCI-E1接口设计方法，文中对PCI总线接口、E1接口及两接口的互连等相关技术进行了深入分析，对各功能模块和系统进行了VHDL建模与仿真。 同时，论文还介绍了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平台的设计原理和基于DriverWorks的WDM驱动程序的设计方法。 本论文涉及的软件、硬件系统已经开发、调试完成。测试结果表明：1、论文所研究的PCI接口(主/从设备)在进行配置读/写、I/O读写、存储器读写及总线的猝发数据传送等操作中，各项性能符合PCI2.3规范的要求。 2、论文所研究的E1接口支持成帧和不成帧两种传输方式：在成帧模式下，信息的有效传送速率为31×64Kbit/s；在不成帧的模式下，信息的有效传送速率为2.048Mbit/s。E1输出口各项参数符合CCITT相关规范要求。 3、论文所研究的PCI-E1接口在与现网设备、模块的对接测试中，性能稳定。基于本论文的产品已经正式发布。国内部分厂家已对该产品进行了多方面的综合测试，并计划将其应用到实际的生产和研究中。 本论文对于CTI硬件的设计是一项尝试和革新。测试和应用证明该方法行之有效，符合设计目标，具有较广阔的应用前景。
上传时间： 2013-04-24
上传用户：lixinxiang
该论文介绍了D类音频功放，Class D Audio Power Amplifier，全英文，可以借鉴学习。
标签： 功放制作
上传时间： 2013-06-05
上传用户：英雄
