CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
《Altera FPGA/CPLD设计（高级篇）（第2版）》结合作者多年工作经验，深入地讨论了altera fpga/cpld的设计和优化技巧。在讨论fpga/cpld设计指导原则的基础上，介绍了altera器件的高级应用；引领读者学习...
专辑类-可编程逻辑器件相关专辑-96册-1.77G Altera-FPGA-CPLD设计-基础篇-332页-24.5M.pdf
专辑类-可编程逻辑器件相关专辑-96册-1.77G Altera-FPGA-CPLD设计-高级篇-335页-23.6M.pdf
tyw 专辑类----可编程逻辑器件相关专辑 Altera-FPGA／CPLD设计-基础篇-332页-24.5M.rar
tyw 专辑类----可编程逻辑器件相关专辑 Altera-FPGA／CPLD设计-高级篇-335页-23.6M.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【2】FPGA、CPLD->PLD、CPLD、FPGA有何不同？（问与答）.rar
根据PC 机作为上位机和下位机的CPLD 串行通信的特点，简介上位机VB 程序的编写；详述在EDA 软件MAXPLUSII 的环境下，利用AHDL 语言，编写下位机程序。此设计具有波特率高、传输准确等
介绍实现单片机与Xilinx公司XC9500系列可编程逻辑器件的读写逻辑功能模块的接口设计，以及Xilinx 公司的XC9500 系列可编程逻辑器件的开发流程。