搜索结果

找到约 176 项符合 clk 的查询结果

单片机开发 IC卡操作软件:AT88SCl604芯片的操作模式有五种。它们是通过配PGM、RST、CLK等引脚信号及内部地址计数器(IAC)的状态组合来实现。 (1) 芯片复位操作: AT88SCl604有两种复

IC卡操作软件:AT88SCl604芯片的操作模式有五种。它们是通过配PGM、RST、CLK等引脚信号及内部地址计数器(IAC)的状态组合来实现。 (1) 芯片复位操作: AT88SCl604有两种复位方式:上电复位和控制复位。 上电复位: 上电复位是当芯片加电时的最初状态。上电复位属于芯片 内部复位。它将使芯片内部所有的隐含标志复位到"0"状态。 ...
https://www.eeworm.com/dl/648/133956.html
下载: 102
查看: 1430

汇编语言 大唐电信卡读写程序,兼容4406和4436,DTTC28卡,RST CLK SDA

大唐电信卡读写程序,兼容4406和4436,DTTC28卡,RST CLK SDA
https://www.eeworm.com/dl/644/133962.html
下载: 57
查看: 1054

单片机开发 51单片机系统中运用电脑上的大键盘! Keyboard接线 PS/2--------51 1 DATA------P3.4 3 GND 4 VCC 5 CLK-------P3.3 接在51的外部中断

51单片机系统中运用电脑上的大键盘! Keyboard接线 PS/2--------51 1 DATA------P3.4 3 GND 4 VCC 5 CLK-------P3.3 接在51的外部中断,触发方式为低电平 AT89x51使用12M Modified by Shen Peng! Postgraduate of 2003, 7 Department Harbin Engineering University
https://www.eeworm.com/dl/648/135925.html
下载: 148
查看: 1244

VHDL/FPGA/Verilog 通用寄存器的部分代码 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY traffic IS PORT(clk,sm,sb:IN bit

通用寄存器的部分代码 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY traffic IS PORT(clk,sm,sb:IN bit mr,my,mg,br,by,bg:OUT bit ) END traffic
https://www.eeworm.com/dl/663/151718.html
下载: 142
查看: 1636

VHDL/FPGA/Verilog //led.v /*------------------------------------- LED显示模块:led(CLK,AF,ADDR,DATA) 功能: 显示 注意事项: 8位L

//led.v /*------------------------------------- LED显示模块:led(CLK,AF,ADDR,DATA) 功能: 显示 注意事项: 8位LED 参数: CLK:扫妙时钟输入,推荐1kHz AF:数码管输出,a~h ADDR:数码管选择位数出,0~2 DATA:显示数据输入0~9999 9999 编写人: 黄道斌 编写日期: 2006/07/13 ---------------------------- ...
https://www.eeworm.com/dl/663/168324.html
下载: 166
查看: 1035

其他 电话计费器程序/*信号定义: clk: 时钟信号

电话计费器程序/*信号定义: clk: 时钟信号,本例中其频率值为1Hz; decide: 电话局反馈回来的信号,代表话务种类,“01”表示市话,“10”表示 长话,“11”表示特话; dispmoney: 用来显示卡内余额,其单位为角,这里假定能显示的最大数额为50 元 (500 角); disptime: 显示本次通话的时长; write,read: 当write ...
https://www.eeworm.com/dl/534/171522.html
下载: 171
查看: 1045

VHDL/FPGA/Verilog VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效

VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效,清零端为clrn,进位输出为co。
https://www.eeworm.com/dl/663/187589.html
下载: 88
查看: 1471

VHDL/FPGA/Verilog 用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波

用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波,占空比为50% 3. RESET:复位信号,低有效 三、输入信号说明: 输入数据为串行改进密勒码,每个码元持续时间为8μs,即16个CLK时钟;数据流是由A、B、C三种信号组成; A:前8个时钟保持“1”, ...
https://www.eeworm.com/dl/663/200856.html
下载: 28
查看: 1195

单片机开发 程序名: 93系列EEPROM读写 电路介绍:由P3.6=DIO,P3.7=CLK,P3.4=CS(与SADD键公用) 93c46的DI/DO连接到一起组成DIO 功能操作:按S3加数

程序名: 93系列EEPROM读写 电路介绍:由P3.6=DIO,P3.7=CLK,P3.4=CS(与SADD键公用) 93c46的DI/DO连接到一起组成DIO 功能操作:按S3加数,按S1将_93add指定地址数据读出、显示,按S2将指定数据写入
https://www.eeworm.com/dl/648/218161.html
下载: 177
查看: 1153

单片机开发 msp430f169 clk操作 430单片机有丰富的外围模块其中时钟可以有多种选择可以令单片机能在各种速度下运行

msp430f169 clk操作 430单片机有丰富的外围模块其中时钟可以有多种选择可以令单片机能在各种速度下运行
https://www.eeworm.com/dl/648/232255.html
下载: 130
查看: 1047