CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 ...
用ALTERA 公司MAX7000 系列CPLD 芯片实现单片机与PC104 ISA 总线接口之间的并行通信，给出系统设计方法及程序源代码。包括通信软件和AHDL 设计部分。
The Universal Asynchronous Receiver Transmitter (UART) is the most widely used serial datacommun
本文介绍了利用计算机ISA、PCI总线和打印机接口设计密码电路。基于CPLD设计密码电路，具有加密性能好的特性。通过并行打印机接 口设计一个密码电路，密码存储在电路中，通过操作接口读取密码。ISA总线
结合继电保护测试装置的研制体会，介绍基于DSP 的CPLD 多方案现场可编程配置方法，给出硬件的配置连接、CPLD 配置数据的获取与存储方法和CPLD 在DSP 控制下的被动串行配置过程。设计中，不用
用ALTERA 公司MAX7000 系列CPLD 芯片实现单片机与PC104 ISA 总线接口之间的并行通信，给出系统设计方法及程序源代码。包括通信软件和AHDL 设计部分。
设计了以CPLD 为核心处理芯片的多路数据采集系统，按照正确的时序直接控制AD676和双端口RAM的工作, 所有这些功能都采用VHDL语言进行描述。关键词：CPLD, AD676, V
结合继电保护测试装置的研制体会，介绍基于DSP 的CPLD 多方案现场可编程配置方法，给出硬件的配置连接、CPLD 配置数据的获取与存储方法和CPLD 在DSP 控制下的被动串行配置过程。设计中，不用
本文提出了一种基于多片CPLD 得多路SPWM 波形的生成方法。详细的论述了SPWM波生成机理和试验系统硬件结构。实验结果表明、该方法确实可行。输出SPWM 波形完美。接近正弦波。驱动