booth
共 49 篇文章
booth 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 49 篇文章，持续更新中。
主題 : Low power Modified Booth Multiplier 介紹 : 為了節省乘法器面積、加快速度等等
主題 :
Low power Modified Booth Multiplier
介紹 : 為了節省乘法器面積、加快速度等等，許多文獻根據乘法器中架構提出改進的方式，而其中在1951年，A. D. Booth教授提出了一種名為radix-2 Booth演算法，演算法原理是在LSB前一個位元補上“0”，再由LSB至MSB以每兩個位元為一個Group，而下一個Group的LSB會與上一個Grou
8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器
8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4
即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。
2． ultiplier_quick_add_5
即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。
3． ultiplier
用VHDL语言编写的一个乘法器校程序 是基于BOOTH算法的
用VHDL语言编写的一个乘法器校程序
是基于BOOTH算法的
布斯乘法器
booth算法通过移位运算代替某些加法运算提高乘法器的运算速度，是一种补码乘法的算法。包含乘法器模块和测试模块。<br />
目录: 0、 约定 1、 无符号数一位乘法 2、 符号数一位乘法 3、 布思算法(Booth algorithm) 4、 高基(High Radix)布思算法 5、 迭代算法 6、
目录:
0、 约定
1、 无符号数一位乘法
2、 符号数一位乘法
3、 布思算法(Booth algorithm)
4、 高基(High Radix)布思算法
5、 迭代算法
6、 乘法运算的实现——迭代
7、 乘法运算的实现——阵列
8、 乘加运算
9、 设计示例1 —— 8位、迭代
1、 实现方案1 —— 一位、无符号
2、 实现方案2 —— 一位、布思
verilog程序
verilog程序，实现两个16bit数乘法，采用booth算法，基于状态机实现，分层次为datapath和controller两个子模块，testBench测试通过
-- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k
-- Booth Multiplier
-- This file contains all the entity-architectures for a complete
-- k-bit x k-bit Booth multiplier.
-- the design makes use of the new shift operators available in the VHDL-93
实现二进制定点运算: 1.定点整数补码加法 2.定点整数补码减法 3.定点小数Booth补码一位乘法 4.定点小数原码一位除法（加减交替法） 5.定点小数补码一位除法（加减交替法）
实现二进制定点运算:
1.定点整数补码加法
2.定点整数补码减法
3.定点小数Booth补码一位乘法
4.定点小数原码一位除法（加减交替法）
5.定点小数补码一位除法（加减交替法）
6.定点小数原码一位乘法
7.定点小数原码两位乘法
8.定点整数原码乘法
9.定点整数原码除法
VIP专区-嵌入式/单片机编程源码精选合集系列（158）
<b>VIP专区-嵌入式/单片机编程源码精选合集系列（158）</b><font color="red">资源包含以下内容：</font><br/>1. PCB设计与技巧.<br/>2. 测温控制系统(C程序).<br/>3. 单片机开发.<br/>4. 本书为Linux编程工具书.<br/>5. PIC16F877_DS1302时钟程序.<br/>6. 图形接口ucGUI的内核的详细说明手册中文
在MAXPLUSII下实现BOOTH算法
在MAXPLUSII下实现BOOTH算法，可以进行任意位K×K的乘法
-- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit
-- Booth Multiplier
-- This file contains all the entity-architectures for a complete
-- k-bit x k-bit Booth multiplier.
-- the design makes use of the new shift operators available in the VHD
一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码
一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码
booth乘法器： 16*16有符号乘法器
booth乘法器： 16*16有符号乘法器，Booth编码，简单阵列，Ripple Carry Adder
16*16有符号乘法器的  编码方式：Booth编码
16*16有符号乘法器的
 编码方式：Booth编码，
 拓扑结构：简单阵列
 加法器：Ripple Carry Adder
the booth algorithm to implement the 32bits multiplication.
the booth algorithm to implement the 32bits multiplication.
设计了一种利用逻辑电路来实现booth乘法的电路。简单明了
设计了一种利用逻辑电路来实现booth乘法的电路。简单明了，是veirlog初学者很好的学习资料。
A Scalable Counterflow-Pipelined Asynchronous Radix-4 Booth Multiplier
A Scalable Counterflow-Pipelined Asynchronous Radix-4 Booth Multiplier
booth乘法器电路
booth乘法器电路，基四实现，附带有testbench
一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法
一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。
用spice描述的8x8改进Booth码加wallance压缩的乘法器
用spice描述的8x8改进Booth码加wallance压缩的乘法器，并且进行了优化，时间性能相当高