此代码可以实现以下功能 使用wordappalication 组件，代码如下 启动Word时用如下代码： begin try Wordapplication.Connect except MessageDlg(’Word may not be installed’, mtError, [mbOk], 0) Abort end Wordapplication.Visible := True WordApplication.Caption := ’Delphi automation’ end
标签： wordappalication 代码
上传时间： 2014-01-22
上传用户：Divine
在实际应用中，编程者往往喜欢程序能自动生成word说明文档，说明程序运行的状况或运行的结果；或者程序能提取数据库的内容生成word表格,使用户能方便的查看和修改，打印。但是VC++中调用word的确不容易，特别是对word中各种函数的使用，本文以作者的工作经验详细介绍一下如何调用word和进行word表格的填写，有同样需求的编友也可查看一下MSDN中的Automation Microsoft Office 97 and Microsoft office 2000。
标签： 实际应用
上传时间： 2015-04-10
上传用户：zhangjinzj
The GRLIB IP Library is an integrated set of reusable IP cores, designed for system-on-chip (SOC) development. The IP cores are centered around the common on-chip bus, and use a coherent method for simulation and synthesis. The library is vendor independent, with support for different CAD tools and target technologies. A unique plug&play method is used to configure and connect the IP cores without the need to modify any global resources.
标签： system-on-chip integrated designed reusable
上传时间： 2013-12-20
上传用户：小眼睛LSL
操作系统有所耳闻，它是微软已推出的三种操作系统内核之一，是一种实时操作系统。虽然它是一种实时操作系统，但是从96年发布v1.0到现在，它的主要用途都在民用领域，比如Pocket PC、SmartPhone、Automation。不像VxWorks，应用于航空航天、军事等领域。现在linux、VxWorks厂商也都看好嵌入式民用市场，激烈竞争在所难免。我看好Windows CE，因为微软在PC领域实在太强，用户也早已熟悉了微软的产品，把PC下的技术移植到嵌入式领域，首先在操作界面方面就占了上风。
标签： 操作系统
上传时间： 2013-12-31
上传用户：zhengzg
vb内嵌flash应用 Type=Exe Form=frmMain.frm Reference=*\G{00020430-0000-0000-C000-000000000046}#2.0#0#..\..\..\..\WINDOWS\SYSTEM\stdole2.tlb#OLE Automation Object={D27CDB6B-AE6D-11CF-96B8-444553540000}#1.0#0 SWFLASH.OCX Startup="frmMain" ExeName32="FlashTutorial.exe" Command32="" Name="FlashTutorial" HelpContextID="0" CompatibleMode="0" MajorVer=1 MinorVer=0 RevisionVer=0 AutoIncrementVer=0 ServerSupportFiles=0 VersionCompanyName="funky frog systems" CompilationType=0 OptimizationType=0 FavorPentiumPro(tm)=0 CodeViewDebugInfo=0 NoAliasing=0 BoundsCheck=0 OverflowCheck=0 FlPointCheck=0 FDIVCheck=0 UnroundedFP=0 StartMode=0 Unattended=0 Retained=0 ThreadPerObject=0 MaxNumberOfThreads=1
标签： 0000 000000000046 Reference 00020430
上传时间： 2014-11-02
上传用户：lizhen9880
我们在编写程序，开发软件的过程中如果能利用已有的程序的功能，那么可以大大减轻开发过程中程序员的工作量，同时达到事半功倍的效果。例如在工程中，许多软件需要文字处理功能，虽然MFC提供了一些方法，但是具体实现起来既费事，又有一定的困难，如果我们可以直接使用OFFICE提供的功能，岂不美哉！要实现这一目的，只需要利用微软的ActiveX Automation技术就可以轻松实现。本例主要讲述了自动化的概念，并通过一个操作Word文档的程序来帮助读者朋友理解Visual C++编程中如何实现自动化。
上传时间： 2014-02-22
上传用户：xyipie
-- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k-bit Booth multiplier. -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn
标签： entity-architectures Multiplier contains complete
上传时间： 2015-07-02
上传用户：2467478207
波形发生器，带TESTBENCH， 多平台 -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn
标签： 波形发生器
上传时间： 2014-01-20
上传用户：familiarsmile
1)Learn more about the capabilities in Quartus: 2)Learn to use different design entry techniques 2)Design entry methods available within Quartus Text editor,Block diagram/schematic file editor, Quartus interface with design entry/synthesis tools from Exemplar, Synopsys, Synplicity and Viewlogic
标签： Learn capabilities techniques different
上传时间： 2014-01-18
上传用户：yxgi5
关于FPGA流水线设计的论文 This work investigates the use of very deep pipelines for implementing circuits in FPGAs, where each pipeline stage is limited to a single FPGA logic element (LE). The architecture and VHDL design of a parameterized integer array multiplier is presented and also an IEEE 754 compliant 32-bit floating-point multiplier. We show how to write VHDL cells that implement such approach, and how the array multiplier architecture was adapted. Synthesis and simulation were performed for Altera Apex20KE devices, although the VHDL code should be portable to other devices. For this family, a 16 bit integer multiplier achieves a frequency of 266MHz, while the floating point unit reaches 235MHz, performing 235 MFLOPS in an FPGA. Additional cells are inserted to synchronize data, what imposes significant area penalties. This and other considerations to apply the technique in real designs are also addressed.
标签： investigates implementing pipelines circuits
上传时间： 2015-07-26
上传用户：CHINA526
