可重构FPGA通讯纠错进化电路及其实现
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(F...
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(F...
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(F...
1.LD3320语音识别方案,利用非特定人语音识别(ASR)技术,调试语音模块识别本课题所需要的特定词汇。采用主控芯片STM32F103C8T6与LD3320语音识别模块进行串口通信,主控芯片接收到串口关键字拼音后处理该消息命令。本课题需要的关键字包括:唤醒词、下一首、上一首、大声点、小声点、静音。...
以STC89C516单片机为主机,STC11L08XE单片机为从机,在传统按键控制式数字时钟的基础上加入语音识别模块和语音合成模块,实现了可语音控制和语音报时的功能。该时钟除具有计时功能外,还具有整点报时、询问报时和闹钟功能;既可用按键控制,也可通过人机对话的形式语音控制。经测试,语音识别率可达75...
可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法。信道编码的目的是提高信息传输或通信的可靠性,卷积编码与维特比译码是信道编码中的一种编译码方式。在第三代移动通信系统都将卷积码作为实时要求较高业务的信息纠错编码。 本文是将可重构卷积码的编译码电路的实现作为一类ASR-FPGA...