这个程序虽然不复杂，但拿来就可以用，简单实用。而对于DELPHI爱好者来说，它具有着很方便的报表模板设计，可以打印机套打，程序使用了Access数据库和ReportBuilder 7.03控件，运行于Delphi 7.0。欢迎一起探讨学习
标签： 程序
上传时间： 2014-01-14
上传用户：zhuyibin
（1）S2S1=00时，实现模3计数，触发器的状态一次0→1→2→0； （2）S2S1=01时，实现模5计数，触发器的状态一次0→1→2→3→4→0； (3) S2S1=10时，实现模7计数，触发器的状态一次0→1→2→3→4→5→6→0； (4) S2S1=11时，实现模7计数，触发器的状态一次0→1→2→3→4→5→6→7→0
标签： 00
上传时间： 2014-01-04
上传用户：kikye
接口如下所示：clk：时钟输入端，此信号是串行扫描的同步信号； data_control[7..0]：8个分别控制数码管显示的输入信号； led_addr[7..0]：对8个数码管进行串行扫描的输出控制信号； seg7_data[6..0]驱动7段数码管各显示段的输出信号；
上传时间： 2014-01-07
上传用户：qq21508895
1、双击BSFD7.dpk文件，在delphi 7.0中打开 2、单击compile按钮，你会发现原来不可用的install按钮可以使用了 3、单击install按钮，会弹出来一个对话框提示你“安装成功！” 4、将所有源文件复制到C:\Program Files\Borland\Delphi7\lib文件夹中（如delphi安装路径不同的话，请各位老兄自行更改）
标签： BSF-Skins
上传时间： 2015-03-03
上传用户：hikari
Keil 的嵌入式操作系统RTXfull版安装程序
标签： KEIL RTX 7.0
上传时间： 2015-05-04
上传用户：hzb321
photoshop 制图工具 直接打开就可以使用，方便快捷
标签： 制图工具
上传时间： 2015-12-06
上传用户：a1019547485
ccs 7.0以下版本的授权码，免费授权
上传时间： 2017-07-06
上传用户：19422657
一个程序如果不好看，使用的人一定不爽，会有视觉疲劳。因此一个功能强大且界面漂亮、易于操作的软件才是人们真正需要的软件。 本书每一课以一个实际制作图形的任务完成教学工作，不仅提高了编程的辅助技术技能，学习Photoshop的使用方法，还可以进入图形设计的大门。 一般学习编程的书很少有对如何设计程序的图形界面进行专门介绍，因此学习后，很多用户对于程序界面设计还不能很好的掌握。而学习程序界面设计有的编程爱好者是通过学习图像制作软件而得来的，如Photoshop，但还不够具体进行程序界面设计。 一个有着漂亮界面的程序一定比界面普通的程序更会让人感觉上更专业一些，让人眼睛一亮。在当今竞争激烈的市场环境下，客户越来越挑剔，对创意有着较高的要求。现在的经济也有人称为吸引人眼球的经济，不得不承认有些程序在界面设计上所花的功夫并不比程序设计的少，有的设计精美的程序实在是让人难以忘怀的。 本书即是一种教大家如何学习设计漂亮的易语言应用程序界面的专业书籍。书中介绍了易语言界面设计方法，采用Photoshop7.0作为教学工具。有的读者会说是不是杀鸡用牛刀了，但你能用“画板”画出水晶按钮吗?由于程序界面设计涉及的内容非常多，如果用其他的软件进行教学也许会达不到预期的目标，因此使用Photoshop无疑是首选工具。再加上Photoshop的确是设计行业中的老大，不仅从它的易操作性方面来说，还是从它那强大的功能,以及众多的滤镜等，都一定不会让读者失望。 本书以Photoshop 7.0为讲解对象，同样也适合于Photoshop的其他所有的版本。 同时本书是一本速成的书，因此没有先去了解Photoshop的基本知识，而是直接进行操作，从操作中再去了解Photoshop，一共8课学会，效果更好。 本书适合中学课本中对图形图像的学习，可以安排16课时。 本书同时适合学习易语言编程的爱好者美化自己的程序。 为易语言资格认证考试易语言程序设计师指导用书。 本教材参加易语言在中小学试点项目的老师们可任意参考使用。
上传时间： 2019-01-29
上传用户：jizhi111
FPGA采样AD9238数据并通过VGA波形显示例程 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。ADC 模块型号为 AN9238，最大采样率 65Mhz，精度为12 位。实验中把 AN9238 的 2 路输入以波形方式在 HDMI 上显示出来，我们可以用更加直观的方式观察波形，是一个数字示波器雏形。module top( input clk, input rst_n, output ad9238_clk_ch0, output ad9238_clk_ch1, input[11:0] ad9238_data_ch0, input[11:0] ad9238_data_ch1, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue);wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;wire grid_hs;wire grid_vs;wire grid_de;wire[7:0] grid_r;wire[7:0] grid_g;wire[7:0] grid_b;wire wave0_hs;wire wave0_vs;wire wave0_de;wire[7:0] wave0_r;wire[7:0] wave0_g;wire[7:0] wave0_b;wire wave1_hs;wire wave1_vs;wire wave1_de;wire[7:0] wave1_r;wire[7:0] wave1_g;wire[7:0] wave1_b;wire adc_clk;wire adc0_buf_wr;wire[10:0] adc0_buf_addr;wire[7:0] adc0_bu
上传时间： 2021-10-27
上传用户：qingfengchizhu
FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 实验简介在前面的实验中我们练习了 SD 卡读写，VGA 视频显示等例程，本实验将 SD 卡里的 BMP 图片读出，写入到外部存储器，再通过 VGA、LCD 等显示。本实验如果通过液晶屏显示，需要有液晶屏模块。2 实验原理在前面的实验中我们在 VGA、LCD 上显示的是彩条，是 FPGA 内部产生的数据，本实验将彩条替换为 SD 内的 BMP 图片数据，但是 SD 卡读取速度远远不能满足显示速度的要求，只能先写入外部高速 RAM，再读出后给视频时序模块显示module top( input clk, input rst_n, input key1, output [5:0] seg_sel, output [7:0] seg_data, output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sd_ncs, //SD card chip select (SPI mode) output sd_dclk, //SD card clock output sd_mosi, //SD card controller data output input sd_miso, //SD card controller data input output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24
标签： fpga
上传时间： 2021-10-27
上传用户：
