Vivado

Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBAAXI4互联规范、IP-XACTIP封装元数据、工具命令语言(TCL)、Synopsys系统约束...

共 59 份资源

Vivado 热门资料

查看全部 59 份 →
PDF文档

时序路径时序路径由设计中instance之间的连接决定。在数字设计中，时序路径由一对时序元作sequential elements）形成，这对时序元件由一个或二个不同的时钟控制。普通时序路径在任何设计中最普通的时序路径有以下4种：1输入端口...

4 次下载
PDF文档

Vivado可以将自己的verilog代码设计封装成IP，然后在设计中调用该ip.ip还可以配置参数...

6 次下载
PDF文档

Vivado实现 先给大家简单快速地介绍一下Vivado集成设计环境，即 IDE。...

3 次下载
PDF文档

为vivado时序约束资料讲解文档，介绍了：o 1、Vivado基本操作流程 o 2、时序基本概念 o 3、时序基本约束和流程 o 4、Baselining时序约束o 5、CDC时序约束 o 6、I/...

4 次下载
PDF文档

该文档为Vivado高效设计案例分享介绍，是一份不错的参考文档，可以看一看。...

8 次下载
PDF文档

该文档为VIVADO-HLS开发工具介绍文档，是一份还算不错的参考文档，感兴趣的可以看看，，，，，，，，，，，...

8 次下载

Vivado技术资料简介

Vivado设计套件，是FPGA厂商赛灵思公司2012年发布的集成设计环境。包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBAAXI4互联规范、IP-XACTIP封装元数据、工具命令语言(TCL)、Synopsys系统约束(SDC)以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的Vivado工具把各类可编程技术结合在一起，能够扩展多达1亿个等效ASIC门的设计。