Viterbi
Viterbi算法,作为数字通信与信号处理领域中的核心解码技术之一,以其高效性和准确性在错误校正编码中占据重要地位。广泛应用于无线通信、卫星传输及数据存储系统等场景,有效提升信息传输的可靠性。掌握Viterbi算法对于深入理解现代通信原理至关重要。本页面汇集了185个精选资源,包括教程、案例分析和技...
Viterbi 全部资料 174 份
It is turbo encoder and decoder qritten for communication module has viterbi
It is turbo encoder and decoder qritten for communication module has viterbi...
基于FPGA的viterbi设计及Verilog代码
viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条,为8时路径变为128条。 (2<<(N-1...
高速Viterbi译码器的FPGA实现
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计...
Viterbi Decoding Techniques in the TMS320C54x Family code 即是TMS320C54x实现VIterbi译码
Viterbi Decoding Techniques in the TMS320C54x Family code 即是TMS320C54x实现VIterbi译码,是C与汇编混合编程,相信学习通信的又...
全并行Viterbi译码器的FPGA实现
本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的...
参数化Viterbi译码器的FPGA实现
本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。...