Viterbi译码

接收到的符号首先经过解调器判决，输出0、1码，然后再送往译码器的形式，称为硬判决译码。即编码信道的输出是0、1的硬判决信息。

资源总数

500

Viterbi译码全部资料 500 份

汉明窗译码功能，采用matlab开发平台实现汉明窗译码功能，简明操作简单

2016-12-20 129 Viterbi译码

2013-12-22 174 Viterbi译码

38译码器的设计，使用vhdl设计译码器，可以下载到开发板上看结果

2013-12-17 194 Viterbi译码

通过音符来编译，然后用51单片机的蜂鸣器进行播放

2020-04-27 1 Viterbi译码

文件是3线-8线译码器的VHDL语言实现，非常简单，仅供参考！！！

2020-05-06 Viterbi译码

数字电路实验之译码器实验报告，内含源码及管脚配置

2017-06-12 2 Viterbi译码

用VHDL语言编写的三线八线译码器的设计源程序

2025-06-19 9 Viterbi译码

Last Loaded 74LS138译码器应用hex文件，下载用户可以直接拷贝到IsIs 7 Professional当中使用

2025-06-22 7 Viterbi译码

目前在市面上已经有了大量的 ucos 嵌入案例，特别是在 arm和 dsp 的应用当中，已经成为一种主流.

2025-06-05 10 Viterbi译码

资料->【B】电子技术->【B3】传感测量->【2】遥控遥感->【IR、红外】->lm567应用->音调译码器----LM567.mht

2023-05-26 8 Viterbi译码