接收到的符号首先经过解调器判决，输出0、1码，然后再送往译码器的形式，称为硬判决译码。即编码信道的输出是0、1的硬判决信息。
一种高速卷积编码技术及其Viterbi译码技术研究
Viterbi 译码 多的就不说了 我刚运行过可以的
卷积码的Viterbi解码器，用C编写的。很好用
一个对接收信号进行硬判决VITERBI译码的函数，从最佳路径中产生解码
viterbi document
viterbi algorithm_code_verilog
Viterbi算法的Verilog源代码。
viterbi verilog 代码生成程序，产生多项式可自由指定
加载登录表单中...
加载注册表单中...
加载表单中...