Virtex-6 的HDL设计指南
针对Virtex-6 给出了HDL设计指南，其中，赛灵思为每个设计元素给出了四个设计方案元素，并给出了Xilinx认为是最适合你的解决方案。这4个方案包括：实例，推理，CORE Generator或者...
Virtex-6技术资料
📦 资源总数：8509
📄 技术文档：2
💻 源代码：469216
🔌 电路图：2
📚 Virtex-6全部资料 (8509个)
Virtex-6 的HDL设计指南
针对Virtex-6 给出了HDL设计指南，其中，赛灵思为每个设计元素给出了四个设计方案元素，并给出了Xilinx认为是最适合你的解决方案。这4个方案包括：实例，推理，CORE Generator或者...
ispLEVER Classic0
在为所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 产品系列提供全面生产支持的同时，ISE 12 版本作为业界唯一一款领域专用设计套件，不断发展和...
利用Virtex-6控制器提升DDR SDRAM的效率
厂商把产品命名为DDR3-1600，则意味着该厂商将规定该SDRAM器件的峰值传输速率定为1，600MT/s。虽然这些器件确实能够达到所规定的传输速率，但在实际工作负载情况下却不能持续保持该速...
Virtex-6 FPGA PCB设计手册
Xilinx is disclosing this user guide, manual, release note, and/or specification (the "Docume...
XAPP740利用AXI互联设计高性能视频系统
This application note covers the design considerations of a system using the performance features...
WP370 -采用智能时钟门控技术降低动态开关功耗
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。...
Virtex-6 FPGA PCB设计手册
Xilinx is disclosing this user guide, manual, release note, and/or specification (the "Docume...
XAPP740利用AXI互联设计高性能视频系统
This application note covers the design considerations of a system using the performance features...
WP370 -采用智能时钟门控技术降低动态开关功耗
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。...