📚 Vhdl技术资料

📦 资源总数：4888

💻 源代码：10970

🔌 电路图：1

VHDL，作为硬件描述语言的佼佼者，在数字电路设计与验证中扮演着至关重要的角色。它不仅支持从系统级到门级的多层次抽象描述，还具备强大的仿真和综合能力，广泛应用于FPGA、ASIC等复杂系统的开发。掌握VHDL对于提升工程师的设计效率及产品质量至关重要。本站提供4888个精选VHDL资源，涵盖教程、实例代码及项目案例，助力您快速成长为数字逻辑设计领域的专家。

🔥 Vhdl热门资料

查看全部4888个资源 »

数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.

数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用....

📅 2015-06-09 👤 cazjing

ERR_DECISION SYNPLIFY FILTER ADJUST

这是一个用VHDL层次化设计的一个九九乘法表源文件,还包含仿真波形

这是一个用VHDL层次化设计的一个九九乘法表源文件,还包含仿真波形...

📅 2013-12-18 👤 ainimao

VHDL 乘法仿真波形

自己在ISE下用VHDL写的UART

自己在ISE下用VHDL写的UART，简单，易懂...

📅 2015-06-10 👤 jackgao

VHDL UART ISE

vhdl一些重要的例子内容很丰富无解压密码

vhdl一些重要的例子内容很丰富无解压密码...

📅 2014-12-08 👤 GavinNeko

vhdl 解压密码

vhdl和verling hdl 的加法器

vhdl和verling hdl 的加法器...

📅 2015-06-10 👤 qiaoyue

verling vhdl hdl 加法器

💻 Vhdl源代码

查看更多 »

usb_new_rgen_ent.vhdl

usb_new_device_handler_ent.vhdl

usb_new_tx_sf_dpdm_rtl.vhdl

usb_new_pck_commands.vhdl

usb_new_pck_general.vhdl

usb_new_pck_handlers.vhdl

📂 Vhdl资料分类

🔥 热门资料查看最受欢迎的资源 💻 源代码程序代码与工程文件 🔌 电路图原理图PCB布局 📚 全部资料 4888 个资源