Verilog实现技术资料下载专区，收录10,000份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
verilog实现，UDP描述带有异步复位的正边沿触发D触发器，test测试通过
verilog实现，串转并通过fifo再并转串，可以满足输入速率自由输出的一半时，输出仍可持续发送
异步FIFO verilog实现 异步FIFO verilog实现
verilog实现一个AGC模块，信号输入位宽16位，通过统计64个输入完成其功率的统计，然后根据功率大小对信号进行缩放。
verilog实现shiftreg，带测试文件。 文件相當完整，可以下載去測試
用 V e r i l o g 实现AES，加密解密
难得一见的Verilog实现DDS完整代码，涵盖信号生成核心逻辑与波形控制机制，适用于FPGA开发与数字信号处理实践。
加载登录表单中...
加载注册表单中...
加载表单中...