VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
verilog HDL 代码综合风格,非常适合初学者...
👤 xaijhqx
⬇️ 26 次下载
串口的Verilog源程序,可以用modelsim下进行仿真调试...
👤 love_stanford
⬇️ 37 次下载
135个Verilog程序例子,这些例子讲的都比较基础,很适合入门者作为学习材料。...
👤 xcy122677
⬇️ 86 次下载
用verilog实现流水灯,适合cpld平台, 已经仿真成功的...
👤 wmwai1314
⬇️ 71 次下载
Verilog硬件描述语言,第五版
Thomas&Moorby等著。
权威的Verilog介绍,包含IEEE-1364 2001 标准...
👤 fxf126@126.com
⬇️ 57 次下载