VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
verilog电子设计教程, verilog电子设计教程,...
👤 epson850
⬇️ 92 次下载
SPI master的verilog代码...
👤 chenjjer
⬇️ 56 次下载
几个简单的verilog代码,推荐用modelsim工具学习...
👤 许小华
⬇️ 115 次下载
basic verilog hdl programming code...
👤 xz85592677
⬇️ 191 次下载
verilog programming tutorial (hardware language)...
👤 kernaling
⬇️ 177 次下载