VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
国外经典verilog代码,很适合初学者,其中的有些概念对老手也可以考虑下...
👤 waizhang
⬇️ 123 次下载
flash interface controller, verilog coding...
👤 lepoke
⬇️ 199 次下载
opencore, random number generator, verilog...
👤 wmwai1314
⬇️ 24 次下载
verilog的基础知识,可供初学者参考...
👤 qq21508895
⬇️ 36 次下载
verilog HDL example .many module ....
👤 ainimao
⬇️ 88 次下载