VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
SystemC to Verilog 转换源程序。...
👤 erkuizhang
⬇️ 123 次下载
Verilog源码14.rar...
👤 dragonhaixm
⬇️ 53 次下载
Verilog源码13.rar...
👤 cc1015285075
⬇️ 79 次下载
Verilog源码15.rar...
👤 海陆空653
⬇️ 52 次下载
Verilog源码10.rar...
👤 luopoguixiong
⬇️ 180 次下载