Verilog代码编写规范
Verilog代码编写规范，好东西，值得一看。免积分下载啦...
Verilog技术资料
📦 资源总数：4703
💻 源代码：10000
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]
🔥 Verilog热门资料
查看全部4703个资源 »verilog hdl 那些事
对于verilog的时序编程的理解有很大帮助...
verilog设计练习进阶
verilog设计练习进阶,10个关于verilog的小题目，对于初学者来说真的很有帮助...
verilog_VHDL实例
Verilog_HDL语言实例，由浅入深逐步理解Verilog_HDL语言规范、应用。...
verilog入门教程
verilog入门，夏允闻的。讲解非常详细。想学习cpld，fapga的朋友可以下载下来看看哦。...
💻 Verilog源代码
查看更多 »📂 Verilog资料分类