VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
拿verilog和vhdl编写的串口通信代码(可综合)...
📅
👤 bcjtao
i2c总线verilog源代码 ,包括测试模块...
📅
👤 2467478207
master spi的源代码(verilog),包括文档,测试程序...
📅
👤 拔丝土豆
Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模,想学习的这个资料对你有用。...
📅
👤 zhaoq123
VERILOG语言速查手册,与VHDL齐名的另外一硬件描述语言...
📅
👤 lanjisu111