VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
数字系统设计与Verilog HDL课程上机测试代码...
⬇️ 4 次下载
这是华为内部的Verilog培训资料,与大家共享啊!!!...
⬇️ 2 次下载
verilog代码集锦,有需要的看看,对初学者很有价值的...
⬇️ 5 次下载
华为大规模逻辑电路设计指导手册,包括verilog和VHDL语言语法和设计规范...
👤 kent
⬇️ 4 次下载
分频器 verilog的设计 希望能帮助你...
⬇️ 1 次下载