VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
FIFO的verilog描述...
👤 llandlu
⬇️ 47 次下载
verilog for full_adder...
👤 cooran
⬇️ 102 次下载
RAm的 verilog描述,在Quartus中验证正确,可根据程序改成其他参数...
👤 litianchu
⬇️ 115 次下载
dpll的verilog代码,完成数字锁相。用于时钟对准,位同步。...
👤 lanjisu111
⬇️ 184 次下载
verilog coding study book ---)...
👤 zhliu007
⬇️ 123 次下载