VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
verilog hdl教程135例-verilog源码...
👤 Yukiseop
⬇️ 43 次下载
coding_and_synthesis_with_verilog
great example of verilog...
👤 二驱蚊器
⬇️ 94 次下载
中科院verilog原版课件,适合初学者学习。...
👤 默默
⬇️ 9 次下载
几个较基础和实用的Verilog代码,适于初学者使用...
👤 Amygdala
⬇️ 102 次下载
Verilog入门教程,绝对超值
刚起步的人可以来看看...
👤 siguazgb
⬇️ 36 次下载