📚 Verilog技术资料

📦 资源总数：4703

💻 源代码：10000

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

🔥 Verilog热门资料

查看全部4703个资源 »

Booth multiplier written in verilog

Booth multiplier written in verilog...

👤 天涯 ⬇️ 173 次下载

multiplier written verilog Booth

ethernet files verilog code

ethernet files verilog code...

👤 LIKE ⬇️ 177 次下载

ethernet verilog files code

introduction to combinational logic in verilog

introduction to combinational logic in verilog...

👤 363186 ⬇️ 105 次下载

combinational introduction verilog logic

Verilog test file not vhd

Verilog test file not vhd...

👤 啊飒飒大师的 ⬇️ 158 次下载

Verilog test file not

Verilog _ IIT lecture notes

Verilog _ IIT lecture notes...

👤 a673761058 ⬇️ 98 次下载

Verilog lecture notes IIT

💻 Verilog源代码

查看更多 »

📂 Verilog资料分类

🔥 热门资料查看最受欢迎的资源 💻 源代码程序代码与工程文件 📚 全部资料 4703 个资源