VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
verilog代码编写规范,里面有一些小例子,很好的入门教材...
👤 maizezhen
⬇️ 41 次下载
verilog 语言实例,对于新手学习有很大帮助的实例...
👤 Divine
⬇️ 81 次下载
Verilog HDL的标准,比较详细的语法说明...
👤 xsnjzljj
⬇️ 53 次下载
使用Verilog语言编写,把FPGA配置成一个fifo...
👤 xiaoxiang
⬇️ 90 次下载
IDE的Verilog设计,已经经过验证。...
👤 thesk123
⬇️ 130 次下载