VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
周立功Verilog精华教程,欢迎下载学习用...
👤 tedo811
⬇️ 101 次下载
verilog大量源程序,希望对大家有所帮助。。。。。。...
👤 ztj182002
⬇️ 201 次下载
华为的verilog编码规范,写得很不错!我就是用这个规范,需要的下载看看吧,免积分咯!~...
👤 chongcongying
⬇️ 186 次下载
Cadence Verilog Language and Simulation...
👤 yl1140vista
⬇️ 152 次下载
verilog语法规则适合初学者,避免很多错误。...
👤 猫爱薛定谔
⬇️ 180 次下载