VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
包含大量经典verilog源代码,常见门电路设计,注释详细。适合FPGA初学者。...
👤 canderile
⬇️ 4 次下载
fir高阶滤波器
verilog源代码
实现的是16阶的滤波器...
👤 d1997wayne
⬇️ 4 次下载
Verilog 2001新增的语言标准,帮助用户更好的开发...
👤 d1997wayne
⬇️ 1 次下载
四位全加器verilog源码,简单实用!欢迎下载...
👤 jiabin
⬇️ 2 次下载
Verilog应用的基本知识,打好硬件描述语言的必须文件!...
👤 shjgzh
⬇️ 8 次下载