VerilogHDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。[1]
基本VERILOG模块,有相当多的功能,慢慢欣赏吧...
👤 秦莞尔w
⬇️ 100 次下载
verilog语言编写,ISE8.2开发的,基于8位cpu PicoBlaze的程序...
👤 1079836864
⬇️ 113 次下载
verilog快速入门,资料详细,其由红色飓风工作室提供,传在这儿供大家共享...
👤 源码3
⬇️ 136 次下载
jepg verilog example...
👤 xjz632
⬇️ 120 次下载
Verilog黄金指南,比VHDL编程容易...
👤 wxhwjf
⬇️ 134 次下载