源码文件
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Enginee…
Verilog 源代码
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gate…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 5 / 50 页
源码文件
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Enginee…
源码文件
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Enginee…
源码文件
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Enginee…
源码文件
# BEGIN Project Options SET flowvendor = Foundation_iSE SET vhdlsim = True SET verilogsim = True SET workingdirectory = C:\work\IS…
源码文件
memory_initialization_radix=10; memory_initialization_vector = 0 ,61 ,123,184,246 ,307 , 368 , 430 , 491 , 552 …
源码文件
# BEGIN Project Options SET flowvendor = Foundation_iSE SET vhdlsim = True SET verilogsim = True SET workingdirectory = D:\work\IS…
源码文件
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Enginee…
源码文件
memory_initialization_radix=10; memory_initialization_vector = 10000 , 10000 , 9999 , 9998 , 9997 , 9995 , 9993 …
源码文件
# BEGIN Project Options SET flowvendor = Foundation_iSE SET vhdlsim = True SET verilogsim = True SET workingdirectory = D:\work\IS…