Verilog

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

资源总数
3,086

Verilog 全部资料 3,086 份

verilog源码，可实现两位的加法器，在xillinx foundation 3.1下验证通过

2014-11-18 194 Verilog

verilog 教程，介绍了用verilog语言写硬件电路的描述语言。内容详细丰富！！是一不不错的教程

2015-06-27 192 Verilog

verilog程序，实现两个16bit数乘法，采用booth算法，基于状态机实现，分层次为datapath和controller两个子模块，testBench测试通过

2015-08-13 79 Verilog

verilog实现，UDP描述带有异步复位的正边沿触发D触发器，test测试通过

2013-12-27 122 Verilog