虫虫虫开发者社区

上传资源

Verilog-HDL

Verilog-HDL是数字系统设计中不可或缺的硬件描述语言，广泛应用于FPGA开发、ASIC设计及仿真验证。它支持行为级、寄存器传输级和门级建模，为复杂电路设计提供了强大的表达能力。掌握Verilog-HDL对于提升工程师在集成电路领域的竞争力至关重要。本站提供3279个精选Verilog-HDL...

资源总数

500

Verilog-HDL 热门资料

查看全部 500 份 →

海尔布伦访问状态机设计用FSM方式 verilog HDL 语言描述

海尔布伦访问状态机设计用FSM方式 verilog HDL 语言描述

2017-07-13 61 Verilog-HDL

verilog HDl 交通灯的实现,而且这是有别于一般的vhdl语言

verilog HDl 交通灯的实现,而且这是有别于一般的vhdl语言

2013-12-24 49 Verilog-HDL

HDL课设

基于可变时的HDL交通灯设计

2013-10-16 102 Verilog-HDL

Actel HDL Coding

叫你如何拥有良好的编码风格

2013-11-06 48 Verilog-HDL

HDL课设

基于可变时的HDL交通灯设计

2013-10-11 134 Verilog-HDL

Actel HDL Coding

叫你如何拥有良好的编码风格

2014-01-04 94 Verilog-HDL

Active HDL 8.4.30

ALDEC公司的Active-HDL是一个开放型的仿真工具。可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机方式

2013-07-14 147 Verilog-HDL

Active HDL 8.10

ALDEC公司的Active-HDL是一个开放型的仿真工具。可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机方式

2013-05-29 182 Verilog-HDL