Verilog-HDL

Verilog-HDL是数字系统设计中不可或缺的硬件描述语言，广泛应用于FPGA开发、ASIC设计及仿真验证。它支持行为级、寄存器传输级和门级建模，为复杂电路设计提供了强大的表达能力。掌握Verilog-HDL对于提升工程师在集成电路领域的竞争力至关重要。本站提供3279个精选Verilog-HDL...

资源总数
3,230

Verilog-HDL 热门资料

查看全部 3,230 份 →

完整的设计资料，可以使你从软件的设计方面更加的了解硬件描述语言的架构及其设计层次

2023-12-16 9 Verilog-HDL

Verilog HDL经典教程，介绍Verilog的语法结构，用Verilog进行数字系统设计的流程及经典案例。

2018-10-13 1 Verilog-HDL

verilog HDL语言，线性CCD1501D驱动程序，基于FPGA，其他线性传感器可参照修改。

2017-04-08 63 Verilog-HDL