硬件uart源程序verilog HDL，即相关文档
标签： verilog uart HDL 硬件
上传时间： 2015-04-25
上传用户：pompey
java语言的一些书写规范，对java感兴趣的值得一看
标签： java 语言
上传时间： 2015-05-01
上传用户：yt1993410
用cpld实现曼彻斯特编码 用verilog HDL进行曼彻斯特编码，用于通信中
标签： verilog cpld HDL 曼彻斯特编码
上传时间： 2015-05-02
上传用户：chenbhdt
异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.
标签： Verilog FIFO HDL 控制器
上传时间： 2014-11-05
上传用户：bjgaofei
D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.
标签： Verilog HDL D触发器 时序电路
上传时间： 2014-06-23
上传用户：ywqaxiwang
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
标签： Verilog HDL 全加器 语言
上传用户：zukfu
指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.
标签： Verilog HDL 指令 译码电路
上传用户：h886166
11,13,16位超前进位加法器的Verilog HDL源代码。
标签： Verilog HDL 11 13
上传时间： 2013-12-28
上传用户：ouyangtongze
verilog hdl 快速入门,里面包含很多有用的硬件描述语言的程序
标签： verilog hdl 快速入门 硬件描述语言
上传时间： 2014-01-03
上传用户：爱死爱死
计算器芯片的verilog实现代码！ 时序仿真成功
标签： verilog 计算器 芯片 代码
上传时间： 2015-05-10
上传用户：三人用菜
