verilog编写随机数产生源程序 verilog编写随机数产生源程序,在硬件电路设计中应用广泛。本程序是在LFSR and a CASR 基础上实现的 2016-10-19 186 Verilog+Code
一个用verilog编写的数字时钟 一个用verilog编写的数字时钟,最后在8段数码管上显示出来,对于初学verilog的有一定的帮助,是一个工程文件 2013-12-01 128 Verilog+Code