基于verilog的fir滤波器设计 基于verilog的fir滤波器设计,用的并行结构。在前面基础上加入四级流水(加法器,并行乘法器,乘法结果相加两级),通过验证。 2013-11-26 157 Verilog+Code