系统结构如 图 1所示 ， 从 系统 结 构图可 以看 出 ， 系统主要包括视频信 号输入模块 ， 视频信号处 理模 块和视频信号输出模块等 3个部分组成。各个模块主要功能为： 视频输入模块 将 采 集 的 多路 视 频 信 号 转 换成 数 字 信 号 送 到F P GA； 视频处理模块主要有F P GA 完成 ，根据 需要 对输入 的数字视频信号进行处理 ； 视频输 出模块将 F P GA处理后的信号转换成模拟信号输出到显示器。
上传时间： 2013-11-11
上传用户：shawvi
基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C语言对MC8051 IP Core进行编程，以其作为控制核心，实现系统控制。在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分，实现了频率的自动测量，测量范围为0.1Hz~50MHz，测量误差0.01%。并实现测频率、周期、占空比等功能。
上传时间： 2013-10-14
上传用户：1214209695
100-Gb光传送网（OTN）复用转发器 a. 提供连续数据范围在600 Mbps到14.1 Gbps之间的串行收发器，通过使用方便的部分重新配置功能支持多标准客户侧接口； b. 44个独立发送时钟域，提高了时钟灵活性； c. 收发器集成电信号散射补偿（EDC）功能，可直接驱动光模块（SFP+、SFP、QSFP、CFP）； d. 支持下一代光接口的28-Gbps收发器； e. 替代外部压控晶体振荡器（VCXO）的高级fPLL。
上传时间： 2013-11-19
上传用户：zhyiroy
提出一种基于FPGA的实时视频信号处理平台的设计方法，该系统接收低帧率数字YCbCr 视频信号，对接收的视频信号进行格式和彩色空间转换、像素和，利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高，最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。
上传时间： 2013-11-10
上传用户：sjb555
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信系统中和保密系统中。R-S（255，223）码能够检测32字节长度和纠错16字节长度的连续数据错误信息。
标签： CycloneIII RS编码
上传时间： 2013-11-07
上传用户：exxxds
ETL-002 FPGA开发板是以Altera公司的最新系列Cyclone III中的3C10为主芯片，并提供了极为丰富的芯片外围接口资源以及下载线，数据线以及资料光盘等。除了这些硬件外，我们还提供了十多个接口实验，并公开了电路原理图和实验的Verilog源代码，以便于大家对照学习，并可以在该开发板上进行二次开发。
上传时间： 2013-10-29
上传用户：1477849018@qq.com
专用集成电路( ASIC )的出现 ASIC的提出和发展说明集成电路进入了一个新阶段。 通用的、标准的集成电路已不能完全适应电子系统的急剧变化和更新换代。各个电子系统厂家都希望生产出具有自己特色的合格产品，只有ASIC产品才能达到这种要求。这也就是自80年代中期以来，ASIC得到广泛重视的根本原因。 ASIC电路的蓬勃发展推动着设计方法和设计工具的完善，同时也促进着系统设计人员与芯片设计人员的结合和相互渗透。 FPGA的发展：IC-〉ASIC-〉FPGA FPGA分类、结构、设计流程，FPGA设计工具： VHDL Verilog VHDL的仿真 VHDL的综合 FPGA实现过程 FPGA实现高性能DSP FPGA嵌入式系统设计
上传时间： 2013-11-06
上传用户：lanjisu111
EasyFPGA060是广州致远电子有限公司为FPGA初学者“量身定做”的一款真正用得起、高性能的FPGA开发套件，它在EasyFPGA030开发平台的基础上进行了改进，除了保留原产品的精巧，适用的风格外，对其资源进行了扩充，由原来的A3P030修改为A3P060，不仅资源翻了一番，还将拥有18Kbit RAM，1个PLL，AES加密等功能；由原来并口的下载接口升级为USB的下载接口，方便笔记本以及没有并口的台式机用户使用。
上传时间： 2013-10-17
上传用户：zsjzc
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码 ASIC的开发提供了参考。
上传时间： 2013-10-28
上传用户：d815185728
设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术，完成了方向滤波指纹图像增强算法在FPGA上的实现。整个系统通过了Modelsim的仿真验证并在Terasic公司的DE2平台上完成了硬件测试。设计共消耗了3716个逻辑单元，最高处理速度可达92.93MHz。以50MHz频率工作时，可在0.5s以内完成一幅256×256指纹图像的增强处理。
上传时间： 2013-10-12
上传用户：拢共湖塘
