verilog源码,可实现两位的加法器,在xillinx foundation 3.1下验证通过...
Verilog源码,完成数据转换,供学习使用!...
Verilog_HDL源码 Verilog_HDL源码...
Verilog HDL源码,显示器段数码管数字累加,测试通过...
关于ldpc的verilog源码,喜欢的话可以下载参考下...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源