USB2.0 chip的一部分verilog源码。opencore上下的 USB2.0 chip的一部分verilog源码。opencore上下的,还比较好用:) 2015-06-17 83 Verilog源码
Verilog&Vhdl混语言对SDRAM的控制源代码 Verilog&Vhdl混语言对SDRAM的控制源代码,提供了很好的例子,顶层文件为sdrm.v! 2015-03-23 108 Verilog源码