Verilog源码技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
一个 关于 60秒计时器 的verilog 源代码,EDA 设计。
在altera epm570 fpga上进行串口通信,用1用其所长9用其所长2用其所长0用其所长0用其所长
用verilog hdl实现uart的功能
几个较基础和实用的Verilog代码,适于初学者使用
verilog代码,基础的寄存器配置模式,怎样生成寄存器,以及如何在合适的时候用寄存器
Verilog代码,适合于初学者进行学习,是基于DE2平台的代码。
加载登录表单中...
加载注册表单中...
加载表单中...