📚 Verilog实现技术资料

📦 资源总数:55897
💻 源代码:62592

🔥 Verilog实现热门资料

查看全部55897个资源 »

有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的: 1. 掌握条件语句在简单时序模块设计中的使用; 2. 学习在Verilog模块中应用计数器; 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 阻塞赋值与...

📅 👤 mhp0114

💻 Verilog实现源代码

查看更多 »
📂 Verilog实现资料分类